您的位置： 专家智库 > >

袁瑞佳

作品数：27 被引量：0H指数：0
供职机构：西安空间无线电技术研究所更多>>
相关领域：电子电信自动化与计算机技术更多>>

合作作者

文献类型

  • 27篇中文专利

领域

  • 8篇电子电信
  • 2篇自动化与计算...

主题

  • 14篇译码
  • 11篇译码器
  • 11篇码率
  • 8篇矩阵
  • 8篇编码器
  • 6篇码率兼容
  • 6篇LDPC编码
  • 6篇LDPC编码...
  • 6篇LDPC译码
  • 6篇LDPC译码...
  • 5篇外信息
  • 4篇硬件
  • 4篇硬件资源
  • 4篇生成矩阵
  • 4篇吞吐
  • 4篇吞吐量
  • 4篇向量
  • 4篇校验矩阵
  • 4篇校验位
  • 4篇节点信息

机构

  • 27篇西安空间无线...

作者

  • 27篇袁瑞佳
  • 24篇谢天娇
  • 10篇张建华
  • 9篇李立
  • 6篇杨新权
  • 6篇张国华
  • 4篇李晓博
  • 4篇靳凡
  • 4篇宋颖
  • 3篇杨光文
  • 3篇徐常志
  • 3篇张伟
  • 3篇左金钟
  • 3篇靳一
  • 2篇谢天骄
  • 2篇郑小松
  • 2篇常鸿
  • 2篇邵应昭
  • 2篇王娜
  • 2篇王菊花

年份

  • 5篇2024
  • 5篇2023
  • 2篇2022
  • 2篇2021
  • 2篇2020
  • 2篇2019
  • 3篇2018
  • 1篇2017
  • 1篇2016
  • 2篇2015
  • 2篇2013
共 27 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种基于准循环生成矩阵的高速并行编码器
本发明公开了一种基于准循环生成矩阵的高速并行编码器，包括：输入顺序转换模块、并行校验计算模块、校验移位输出模块和信息位/校验位选择输出模块。本发明可降低校验比特并行计算的复杂度，同时简化编码器内部的布线互连复杂度。
袁瑞佳谢天娇张建华李晓博张伟
一种基于FPGA的高速广义级联译码器
本发明提供了一种基于FPGA的高速广义级联译码器，由L个不同层的级联译码模块和1个H矩阵乘法器组成；广义级联译码器的总输入以V0表示，依次经过L个不同层的级联译码模块后，第i层的级联译码模块的输出表示为Vi；第L层广义级...
谢天娇彪晓卫袁瑞佳邵应昭
一种基于准循环生成矩阵的码率兼容LDPC编码器
本发明公开了一种基于准循环生成矩阵的码率兼容LDPC编码器，包括：选择信号产生模块、移位首向量存储器模块和校验计算模块；其中，选择信号产生模块根据编码器输入的编码类型、虚拟填充长度和缩短长度得到当前的块内计数值、分块计数...
袁瑞佳谢天娇张建华郑小松王娜
文献传递
提高节点处理并行度的QC-LDPC译码器的实现方法
本发明涉及提高节点处理并行度的QC-LDPC译码器的实现方法，译码器包括变量节点信息更新单元VNU，变量节点信息打包单元VP，校验节点信息更新单元CNU，校验节点信息打包单元CP，校验方程计算单元PCU，存储位宽均为（Q...
谢天娇袁瑞佳靳凡杨新权李立
文献传递
一种基于SCL译码算法的局部贪心搜索极化码构造方法
一种基于SCL译码算法的局部贪心搜索极化码构造方法，包括1)给定初始约束条件；2)计算得到所有极化信道的可靠度，并按可靠度从高到底进行排序；3)在可靠的极化信道中放置信息比特，在不可靠的极化信道中放置冻结比特；4)在剩余...
谢天娇袁瑞佳李立徐常志张建华靳一左金钟
一种基于准循环生成矩阵的高速并行编码器
本发明公开了一种基于准循环生成矩阵的高速并行编码器，包括：输入顺序转换模块、并行校验计算模块、校验移位输出模块和信息位/校验位选择输出模块。本发明可降低校验比特并行计算的复杂度，同时简化编码器内部的布线互连复杂度。
袁瑞佳谢天娇张建华李晓博张伟
文献传递
一种适用于星载ASIC芯片开发的LDPC T1码的编码资源优化方法
本发明提供了一种适用于星载ASIC芯片开发的LDPC T1码编码资源优化方法，该中继终端星载ASIC芯片的LDPC T1码编码资源优化方法，包括：RAM读写控制模块、RAM调用模块、组帧模块、数据接收模块。RAM用于对接...
王瑞宋江文胡西阁张伟袁瑞佳杨光文李召王秋平郭大鹏原子鸿
基于LT码与LDPC码级联的随机编、译码器及方法
本发明公开了一种基于LT码与LDPC码级联的随机编、译码器及方法，其中，编码器包括：伪随机数产生器，用于根据输入密钥，生成随机数；随机数包括：随机key值和随机控制字；LT分组编码模块，用于根据随机key值对输入信息进行...
袁瑞佳谢天娇冯莹杨新权
一种用于高速卫星链路的高能效LDPC译码器
一种用于高速卫星链路的高能效LDPC译码器，采用了流水线长度更短资源利用效率更高的变量节点外信息计算电路，根据校验矩阵行重较大的特点，针对校验节点外信息计算过程，利用一种简化的最小、次小值计算电路，大幅减少了译码器实现所...
袁瑞佳谢天娇李立汪滴珠常鸿
一种可变参数高速并行帧同步器
本发明涉及一种可变参数高速并行帧同步器，相关检测模块接收数据组合模块组合出的P种组合数据和帧头参数，按照帧头参数要求对P种组合数据分别进行相关检测运算得到P个峰值脉冲，输出给帧头位置指示模块，并根据容错参数指示出P个帧头...
谢天娇袁瑞佳靳凡杨光文李立
文献传递
全选 清除 导出
共3页<123>
聚类工具0