您的位置: 专家智库 > >

许浒

作品数:4 被引量:1H指数:1
供职机构:北京大学更多>>
发文基金:国家高技术研究发展计划更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 2篇期刊文章
  • 2篇学位论文

领域

  • 4篇电子电信
  • 1篇自动化与计算...

主题

  • 2篇电路
  • 2篇时钟
  • 2篇时钟布线
  • 2篇芯片
  • 2篇芯片设计
  • 2篇功耗
  • 1篇低功耗
  • 1篇电路功耗
  • 1篇英文
  • 1篇优化算法
  • 1篇拓扑
  • 1篇拓扑构造
  • 1篇系统芯片
  • 1篇逻辑电路
  • 1篇逻辑综合
  • 1篇门控时钟
  • 1篇模拟退火
  • 1篇缓冲器
  • 1篇缓冲器插入
  • 1篇集成电路

机构

  • 4篇北京大学

作者

  • 4篇许浒
  • 2篇王逵
  • 2篇程旭
  • 2篇段炼

传媒

  • 1篇北京大学学报...
  • 1篇计算机辅助设...

年份

  • 1篇2009
  • 2篇2008
  • 1篇2007
4 条 记 录,以下是 1-4
排序方式:
给定偏差约束下的时钟布线局部拓扑构造优化算法
2008年
提出一种时钟树布线算法,在给定偏差约束下,采用新的匹配策略考虑偏差约束进行局部拓扑优化,优先匹配延迟目标大的结点,将其置于时钟树拓扑结构底层;结合缓冲器的插入,抑制了蛇行线的产生.实验结果表明,对使用过时钟偏差调度算法优化后的电路,该算法可在时钟布线阶段有效地减少时钟线网中连线与缓冲器的总电容.
段炼许浒王逵程旭
关键词:时钟布线缓冲器插入
集成电路门级功耗分析与实现
集成电路的功耗问题是近些年来设计任务中需要突出考虑的问题。随着集成电路工艺发展到现在的纳米尺度,功耗问题变得越来越严重,它已成为包括性能,面积等设计约束在内的重要设计约束之一。功耗问题涉及到芯片工作的稳定性,以电池为供电...
许浒
关键词:集成电路CMOS器件电路功耗芯片设计
面向新型北大众志系统芯片的约束设置与逻辑综合
逻辑综合是将芯片设计的寄存器传输级(RTL)描述转化成为门级网表的过程,它是系统芯片从结构设计转向物理设计的重要步骤。在开始逻辑综合前,需要根据结构设计要求设置包括时序、面积和功耗在内的设计约束,这些约束是正确完成逻辑综...
许浒
关键词:计算机结构逻辑电路芯片设计
文献传递
基于模拟退火与合并代价反标的低功耗门控时钟布线算法(英文)被引量:1
2007年
传统的时钟树布线算法可以扩展应用于门控时钟,例如在自底向上的合并过程中采用最小化合并电容方式。然而,当前点的合并,会影响到上层点的门控情况变化,虽然在局部合并时是最优的,却可能恶化时钟树整体功耗。针对该问题,提出了一种零时钟扭斜门控时钟布线算法,使用上一轮时钟树的布线结果估算上述影响所造成的合并代价变化。由于算法需要多轮反复计算,因此使用模拟退火方法,在每一次循环时重建时钟树结构,通过上一轮反标的合并代价信息进行优化,评估每一轮的结果,并生成新的约束供下一轮使用。实验结果表明,与传统的Greedy-DME算法相比,该算法可以获得至多23%的功耗优化。
段炼许浒王逵程旭
关键词:门控时钟时钟布线低功耗
共1页<1>
聚类工具0