- 规则(3,6)LDPC码译码器的FPGA实现
- 低密度奇偶校验码(LDPC码)是一种优秀的线性分组奇偶校验码，LDPC码有距离Shannon容量限仅0.0045dB的性能，本文基于软判决译码规则，采用完全并行的解码结构，使用Verilog硬件描述语言，在Xilinx公...
- 李智明王琳范雷肖曼
- 关键词：LDPC码低密度奇偶校验码译码器因子图
- 文献传递
- 基于流水线工作方式的LDPC码译码器
- 本发明请求保护一种基于流水线工作方式的LDPC译码器，涉及电子技术领域，采用流水线工作方式的设计思想，通过适量的增加计算量和RAM存储量，以保证VNU与CNU之间的工作。VNU为CNU提供计算所需要的变量点信息，CNU的...
- 王琳谢东福徐位凯范雷张建文
- 文献传递
- 中长帧非规则LDPC码译码器的FPGA实现被引量：1
- 2006年
- LDPC(低密度奇偶校验码)是一种优秀的线性分组码,是目前距香农限最近的一类纠错编码。与Turbo码相比,LDPC码能得到更高的译码速度和更好的误码率性能,从而被认为是下一代通信系统和磁盘存储系统中备选的纠错编码。简要介绍了适于硬件实现的LDPC码译码算法,并基于软判决译码规则,使用Verilog硬件描述语言,在X ilinx V irtex2 6000 FPGA上实现了码率为1/2、帧长504bit的非规则LDPC码译码器。
- 范雷王琳肖旻
- 关键词：LDPC码非规则码FPGA实现
- 基于流水线工作方式的LDPC码译码器
- 本发明请求保护一种基于流水线工作方式的LDPC译码器，涉及电子技术领域，采用流水线工作方式的设计思想，通过适量的增加计算量和RAM存储量，以保证VNU与CNU之间的工作。VNU为CNU提供计算所需要的变量点信息，CNU的...
- 王琳谢东福徐位凯范雷张建文
- 文献传递
- 基于FPGA的规则(3,6)LDPC码译码器被引量：6
- 2004年
- 基于软判决译码规则,采用完全并行的解码结构,使用Verilog硬件描述语言,在Xilinx公司的FPGA(Virtex-2 xcv 1000)上实现了码率为1/2、帧长为20bit的规则(3,)LDPC码的译码器,最大传输速率可达20Mbps。对LDPC码的实际应用具有重要的推动作用。
- 李智明王琳范雷肖旻
- 关键词：LDPC码译码器V1000VERILOG硬件描述语言软判决译码传输速率
- 多进制LDPC码编译码算法研究与硬件实现
- 低密度奇偶校验码(Low Density Parity Check Codes，简称LDPC码)作为高效纠错码的一种，因为其良好的性能和能克服Turbo码等其他纠错编码的缺点这一特性，得到了广泛的关注，现在已经成为编码领...
- 范雷
- 关键词：低密度奇偶校验码纠错码多进制LDPC码编译码算法
- 文献传递
