张秋萍
- 作品数：17 被引量：0H指数：0
- 供职机构：国防科学技术大学更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 高速DDR3 I/O单元关键电路设计
- 随着处理器性能的迅速发展，对接口电路的要求也越来越高。DDR3是目前广泛使用的一种高速接口技术，DDR3IO是实现高速传输的关键技术。DDR3IO设计面临的主要挑战有：随着接口电压的降低，设计对驱动能力提出了更高的要求;...
- 张秋萍
- 关键词：电路设计信号完整性可靠性
- 文献传递
- 一种低延迟写优先级译码电路
- 为了消除具有2个以上写端口的写冲突，本发明提出了一种低延迟写优先级译码电路。该译码电路有2个以上的写字线输入信号以及2个以上带优先级的写字线输出信号；所有的写字线输入信号、写字线输出信号都是高有效；给定写字线输入信号由高...
- 李振涛宋芳芳刘尧陈书明郭阳张秋萍吕灵慧宋婷婷
- 文献传递
- 小容量高性能SRAM的设计与实现
- 2014年
- 微处理器的第一级高速缓存需要速度快的小容量SRAM存储器,以8管SRAM单元组成存储阵列,然后构建外围电路,设计一个容量为32×32的SRAM存储器.将定制设计的存储器与Memory Compiler生成的存储器和RTL级代码进行半定制设计的存储器进行对比.通过对比发现,定制设计存储器的性能比其他二者在速度、功耗和面积上都要好.
- 秦海阳李勇李振涛张秋萍
- 基于数据输出端建立时间裕量的触发器转换方法及装置
- 本申请涉及一种基于数据输出端建立时间裕量的触发器转换方法及装置。所述方法包括：在集成电路布局完成后，遍历集成电路中的触发器，得到每个触发器输出端的建立时间时序裕量以及集成电路中触发器时钟端到输出端延时的平均值。设置触发器...
- 吴振宇胡春媚刘必慰宋睿强梁斌袁珩洲罗登宋芳芳吕灵慧张秋萍
- 具有列选和写位线共享的可复位静态随机存储单元
- 本发明公开了一种具有列选和写位线共享的可复位静态随机存储单元，目的是解决可复位SRAM单元在复位时存在竞争、版图面积和功耗较大的问题。本发明由写电路、带复位端存储单元和读电路组成，写电路由四个NMOS管组成，输入端为WB...
- 李振涛刘尧邵津津陈书明郭阳宋芳芳张秋萍吕灵慧
- 文献传递
- DDR3 I/O单元电路设计
- 在28 nm工艺下完成了一款高速DDR3 I/O单元电路设计。为了解决板级终端反射等信号完整性问题,提出了一种可编程的片内ODT电路结构,以提高输出信号完整性。接收器选择两级运算放大器做比较放大器,以实现电路的高性能。实...
- 张秋萍李振涛刘尧
- 关键词：DDR3ODT信号完整性
- 文献传递
- 带有扫描结构的三级伪单相时钟触发器
- 一种带有扫描结构的三级伪单相时钟触发器，由控制信号产生电路、数据产生电路、第二级动态电路和数据输出电路四个部分组成，触发器有四个输入端和一个输出端，触发器的四个输入端分别是数据线信号输入端、时钟信号输入端、扫描输入端和选...
- 刘尧黄号添刘海彬李振涛郭阳孙永节张秋萍付志刚唐茜
- 文献传递
- 基于触发器扇入数量的触发器替换方法、装置和存储介质
- 本申请涉及集成电路设计技术领域的一种上述基于触发器扇入数量的触发器替换方法、装置和存储介质。该方法包括：获取芯片布局后的设计，遍历设计中每个捕获触发器，得到每个捕获触发器的扇入数量和所有捕获触发器扇入数量的最大值；设置n...
- 吴振宇宋睿强黄鹏程刘必慰胡春媚郭阳袁珩洲张秋萍杨益斌李航
- 小容量高性能SRAM的设计与实现
- 微处理器的第一级高速缓存需要速度快的小容量SRAM存储器,以8管SRAM单元组成存储阵列,然后构建外围电路,设计一个容量为32×32的SRAM存储器.将定制设计的存储器与Memory Compiler生成的存储器和RTL...
- 秦海阳李勇李振涛张秋萍
- 关键词：静态随机存取存储器系统设计性能评价
- 文献传递
- 40纳米工艺可复位高性能SRAM的设计
- 本文介绍了一款40纳米工艺下512×11b两端口存储器的设计、可异步和同步复位,支持按位写入操作。提出了一种带复位端口的读写端口分离的12管存储单元,支持复位操作、写入操作和读出操作,读操作与写操作分离。写操作需经行写再...
- 张秋萍李振涛
- 关键词：动态电路
- 文献传递
