李浩明
- 作品数：5 被引量：0H指数：0
- 供职机构：浙江大学更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：电子电信环境科学与工程更多>>
- 一种集成占空比校准的低杂散参考时钟倍频器
- 2021年
- 为降低小数分频模拟锁相环的相位噪声,并改善采用传统异或门倍频器对参考时钟进行倍频时引起的锁相环输出杂散,提出了一种集成占空比校准的低杂散参考时钟倍频器.该倍频器对输入时钟进行倍频后输出参考时钟到锁相环,通过降低锁相环的分频比有效降低了锁相环输出信号的相位噪声.针对由倍频器输入时钟占空比误差引起的参考时钟频率抖动及锁相环输出杂散恶化,该倍频器通过数控边沿调整技术在较大误差范围内进行占空比粗调,然后通过模拟占空比校准环路进行高精度占空比校准,两种校准方式根据所提出的占空比校准控制算法协同工作,在扩大校准范围的同时提高了校准精度.仿真结果证明可以将100 MHz输入参考时钟占空比误差从13.8%降低至0.007%,且倍频输出频率误差低至380×10-6.基于40 nm CMOS工艺对该倍频器进行流片验证,测试结果表明:该倍频器能够使锁相环输出信号的带内噪声降低约6.67 dB,量化噪声降低约5.61 dB,且占空比校准后,能够将锁相环输出信号频谱中距离载波1/2参考时钟频率偏移处的杂散降低约9.52 dB;通过倍频器对锁相环的参考时钟进行倍频能够有效降低锁相环的带内噪声和量化噪声,对倍频器输入时钟的占空比进行校准能够有效降低锁相环输出频谱中的杂散.
- 陈嘉豪李浩明王腾佳王志宇刘家瑞郁发新
- 关键词：倍频器参考时钟杂散
- 基于数控延时占空比校准的参考时钟倍频器电路及算法
- 本发明公开了一种基于数控延时占空比校准的参考时钟倍频器电路及算法。外供时钟信号分别进入缓冲器、数字算法模块、占空比检测模块，缓冲器输出信号进入占空比调节模块，占空比调节模块的第一输出信号分两路分别进入延时模块和异或门，延...
- 陈嘉豪李浩明王腾佳郁发新王志宇
- 文献传递
- 基于数控延时占空比校准的参考时钟倍频器电路及方法
- 本发明公开了一种基于数控延时占空比校准的参考时钟倍频器电路及方法。外供时钟信号分别进入缓冲器、数字状态机模块、占空比检测模块，缓冲器输出信号进入占空比调节模块，占空比调节模块的第一输出信号分两路分别进入延时模块和异或门，...
- 陈嘉豪李浩明王腾佳郁发新王志宇
