王耿
- 作品数：1 被引量：11H指数：1
- 供职机构：暨南大学信息科学技术学院更多>>
- 相关领域：自动化与计算机技术更多>>
- 基于改进的Booth编码和Wallace树的乘法器优化设计被引量：11
- 2016年
- 针对当前乘法器设计难于兼顾路径延时和版图面积的问题,设计一种新型的32位有符号数乘法器结构。其特点是:采用改进的Booth编码,生成排列规则的部分积阵列,所产生的电路相比于传统的方法减小了延时与面积;采用由改进的4-2压缩器和3-2压缩器相结合的新型Wallace树压缩结构,将17个部分积压缩为2个部分积只需经过10级异或门延时,有效地提高了乘法运算的速度。设计使用FPGA开发板进行测试,并采用基于SMIC 0.18μm的标准单元工艺进行综合,综合结果显示芯片面积为0.1127 mm^2,关键路径延时为3.4 ns。实验结果表明,改进后的乘法器既减少了关键路径延时,又缩小了版图面积。
- 石敏王耿易清明
- 关键词：乘法器BOOTH编码WALLACE树
