您的位置： 专家智库 > >

周朝显

作品数：4 被引量：1H指数：1
供职机构：中国科学院微电子研究所更多>>
发文基金：国家自然科学基金更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 2篇期刊文章
  • 2篇专利

领域

  • 2篇电子电信

主题

  • 2篇信号
  • 2篇程序流
  • 2篇处理器
  • 2篇处理器芯片
  • 1篇多核
  • 1篇信号处理
  • 1篇信号处理器
  • 1篇信息交换
  • 1篇异步时钟
  • 1篇设计实现
  • 1篇时钟
  • 1篇数据传输
  • 1篇数字信号
  • 1篇数字信号处理
  • 1篇数字信号处理...
  • 1篇同步信号
  • 1篇互联
  • 1篇寄存器
  • 1篇寄存器堆
  • 1篇DMA

机构

  • 4篇中国科学院微...

作者

  • 4篇陈杰
  • 4篇周朝显
  • 1篇岳培培
  • 1篇韩亮
  • 1篇林川
  • 1篇李海军
  • 1篇王修壮
  • 1篇张晓潇

传媒

  • 2篇科学技术与工...

年份

  • 2篇2007
  • 2篇2006
共 4 条 记 录，以下是 1-4
全选 清除 导出
排序方式：
可编程通用多核处理器芯片上处理器之间程序流同步方法
一种多核处理器芯片上处理器之间进行程序流同步的方法。在多核处理器芯片上，两个处理器核需要通过接口动态数据和控制信息交换。发送的处理器必须在接收的处理器做好准备之后，开始发送不会出错。二者之间需要同步，该方法：执行同步指令...
周朝显陈杰
文献传递
一种多处理器芯片的二维方格布局结构
本发明属于处理器技术领域，是一种多处理器芯片的二维方格布局结构。基本方案是，使用同样布局形状(长和宽)的处理器核，拼成具有二维方格布局结构的多处理器，每个处理器核在纵横两个方向上拥有4个相邻的处理器核，在处理器核和其相邻...
周朝显陈杰
文献传递
超长指令字DSP处理器的共享寄存器堆设计
2006年
共享数据寄存器堆设计是超长指令字DSP处理器实现的难点。它的访问延时成为处理器的关键延时之一。在一高性能超长指令字DSP处理器的设计中,通过对传统单周期读写寄存器堆的设计方案进行深入的分析和研究,优化关键路径,设计出双周期读写结构的寄存器堆。通过电路实现比较后证实,双周期方案在减少27%访问时间的同时减少23%的面积。
林川张晓潇陈杰韩亮周朝显李海军
关键词：超长指令字数字信号处理器寄存器堆
基于DMA传输的并口设计实现被引量：1
2006年
采用改进HARVARD总线结构的通用DSP中,一个可配置位宽的并口采用DMA(直接存储器存取)模式传输。该并口可以实现传输数据的打包解包和奇偶选择,同时支持ITU-R656视频标准的输入传输,对提高DSP的数据吞吐率发挥了重要的作用。
王修壮周朝显岳培培陈杰
关键词：DMA并口ITU-R异步时钟
全选 清除 导出
共1页<1>
聚类工具0