2024年7月14日
星期日
|
欢迎来到贵州省图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
单伟国
作品数:
2
被引量:2
H指数:1
供职机构:
电子科技大学
更多>>
相关领域:
电子电信
更多>>
合作作者
李凌云
中国科学院上海微系统与信息技术...
骆苏华
中国科学院上海微系统与信息技术...
孙晓玮
中国科学院上海微系统与信息技术...
杨中海
电子科技大学
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
1篇
期刊文章
1篇
学位论文
领域
2篇
电子电信
主题
2篇
共面
2篇
共面波导
2篇
波导
1篇
单片
1篇
单片集成
1篇
单片集成电路
1篇
电感
1篇
电路
1篇
损耗
1篇
屏蔽
1篇
微波单片
1篇
微波单片集成
1篇
微波单片集成...
1篇
绝缘体上硅
1篇
集成电感
1篇
集成电路
1篇
SOI
1篇
CMOS
1篇
MMIC
1篇
传输线
机构
2篇
电子科技大学
1篇
中国科学院
作者
2篇
单伟国
1篇
杨中海
1篇
孙晓玮
1篇
骆苏华
1篇
李凌云
传媒
1篇
固体电子学研...
年份
1篇
2006
1篇
2005
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
不同材料上共面波导线的损耗研究
被引量:2
2006年
研究不同衬底材料上共面波导(CPW)线的损耗特性。实验结果表明,采用低阻SOI(20Ω·cm)作衬底制作的共面波导线的损耗比在低阻硅(20Ω·cm)上制作的有明显减少;而采用低阻硅,并沉积1μmSiO2作衬底的CPW线损耗大大降低。采用高阻SOI(1000Ω·cm)制备的CPW线在2GHz损耗仅为0.13dB/mm;通过在低阻硅上采用地屏蔽技术也可以有效地改善传输线的损耗特性,在整个频段内的损耗可与高阻SOI硅衬底上相比拟。
单伟国
骆苏华
杨中海
李凌云
孙晓玮
关键词:
共面波导
传输线
绝缘体上硅
Si/SOI MMIC无源器件研究
随着微波通讯技术的迅速发展,人们对通讯设备的要求也越来越高。体积小,重量轻,可靠性高,稳定性好等优点使得微波单片集成电路(MMIC)在微波通讯领域逐渐取代了传统的波导系统和混合集成电路。最近几年,深亚微米CMOS工艺逐渐...
单伟国
关键词:
微波单片集成电路
CMOS
SOI
共面波导
集成电感
文献传递
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张