您的位置: 专家智库 > >

秦龙

作品数:4 被引量:14H指数:2
供职机构:上海大学机电工程与自动化学院更多>>
发文基金:上海市教委科研基金国家科技重大专项更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 3篇期刊文章
  • 1篇专利

领域

  • 2篇自动化与计算...
  • 1篇电子电信

主题

  • 2篇电能
  • 2篇电能计量
  • 2篇电能计量芯片
  • 2篇计量芯片
  • 1篇选择器
  • 1篇延迟器
  • 1篇掩膜
  • 1篇梳状滤波
  • 1篇梳状滤波器
  • 1篇输出口
  • 1篇仲裁器
  • 1篇芯片
  • 1篇芯片测试
  • 1篇滤波器
  • 1篇基于FPGA
  • 1篇积分梳状滤波...
  • 1篇级联
  • 1篇级联积分梳状...
  • 1篇降采样滤波器
  • 1篇过零

机构

  • 4篇上海大学

作者

  • 4篇秦龙
  • 3篇陈光化
  • 3篇刘晶晶
  • 2篇马世伟
  • 1篇徐玉丹
  • 1篇周文
  • 1篇陶辉
  • 1篇王凤娇

传媒

  • 1篇电子测量技术
  • 1篇微电子学
  • 1篇计算机技术与...

年份

  • 4篇2013
4 条 记 录,以下是 1-4
排序方式:
电能计量芯片Sigma-Delta ADC降采样滤波器设计
2013年
Sigma-Delta ADC精度高,是电能计量芯片的首选ADC。文中设计了一个应用于电能计量芯片中∑-△ADC的数字抽取滤波器,将∑-△调制器输出的串行比特流信号转换成多位并行输出。该抽取滤波器采样多级抽取结构,由级联积分梳状滤波器(Cascaded Integrator Comb,CIC),半带滤波器(Half Band Filter,HBF)以及FIR补偿滤波器组成。对各级滤波器的阶数、系数进行优秀设计,实现128倍的抽取。对HBF采用有符号正则数编码节(CSD)编码,经优化设计后,在CSMC 0.18um工艺下综合,与传统方法相比,面积减少8%,功耗降低15%。实验结果表明:该方法使抽取滤波器在面积和功耗上都有所改善,且性能完全符合电能计量芯片设计要求。
秦龙陈光化刘晶晶曾为民
关键词:降采样滤波器级联积分梳状滤波器半带滤波器补偿滤波器
面向NFC应用的DES/3DES算法研究与仿真实现被引量:7
2013年
在分析DES/3DES密码算法及常用抗攻击策略的基础上,从DES算法的功耗点和代码的简易程度着手,进一步改进掩膜方法,提出了一种抗DPA攻击的DES/3DES改进算法,该算法可支持ECB和CBC工作模式。利用SystemC建立算法模型并进行验证,完成了满足NFC应用要求的DES/3DES密码协处理器的设计和仿真;建立了一套SystemC算法模型和RTL电路自动仿真系统,以减少开发周期及研发成本。对改进算法及电路所做的仿真验证了电路的有效性。
刘晶晶马世伟陈光化秦龙卢裕阶曾为民
关键词:DES掩膜
一种基于FPGA的芯片测试多通道串口扩展设计被引量:7
2013年
为了满足智能卡芯片的测试需求,在降低测试成本、提高测试速度的基础上,给出了一种在FPGA上实现的芯片测试的多通道串口扩展器设计,主要包括仲裁器设计、多路选择器以及显示译码器的设计。FPGA采用EP1C12Q240C8,利用状态机实现仲裁器,并改进了仲裁器电路结构,以提高扩展器工作速度,且结构简单,面积小。数据选择器以及显示译码器采用组合逻辑实现。利用Modelsim分别对加busy判断的轮换仲裁,以及状态机实现的仲裁进行仿真。实验和应用结果表明了设计的有效性,并且状态机仲裁提升了系统的性能。
徐玉丹陶辉秦龙马世伟
关键词:FPGA芯片测试串口扩展仲裁器
一种电能计量芯片的过零检测电路
本实用新型涉及一种电能计量芯片的过零检测电路。它包括两个延迟器、一个正向比较器、一个负向比较器、一个逻辑或门、一个多路选择器以及一个二分频器。所述一个延迟器的输入口连接被测信号,而输出口同时连接另一个延迟器、正向比较器和...
陈光化秦龙刘晶晶周文王凤娇
文献传递
共1页<1>
聚类工具0