您的位置: 专家智库 > >

冯子军

作品数:8 被引量:18H指数:3
供职机构:中国科学院研究生院更多>>
发文基金:国家高技术研究发展计划国家重点基础研究发展计划国家自然科学基金更多>>
相关领域:自动化与计算机技术天文地球电子电信更多>>

文献类型

  • 5篇期刊文章
  • 2篇学位论文
  • 1篇会议论文

领域

  • 6篇自动化与计算...
  • 1篇天文地球
  • 1篇电子电信

主题

  • 6篇处理器
  • 3篇多处理器
  • 3篇片上多处理器
  • 2篇功耗
  • 2篇功耗模型
  • 2篇CACHE结...
  • 1篇代码
  • 1篇低能耗
  • 1篇电路
  • 1篇多线程
  • 1篇多线程处理
  • 1篇多线程处理器
  • 1篇有效性
  • 1篇预测器
  • 1篇源代码
  • 1篇源码
  • 1篇源码分析
  • 1篇数字地球
  • 1篇同时多线程
  • 1篇同时多线程处...

机构

  • 7篇中国科学院
  • 4篇中国科学院研...
  • 1篇大连理工大学

作者

  • 8篇冯子军
  • 6篇肖俊华
  • 3篇章隆兵
  • 2篇胡伟武

传媒

  • 3篇计算机工程
  • 1篇计算机研究与...
  • 1篇计算机辅助设...
  • 1篇第十届计算机...

年份

  • 2篇2009
  • 3篇2008
  • 1篇2007
  • 1篇2006
  • 1篇2002
8 条 记 录,以下是 1-8
排序方式:
龙芯1号处理器结构级功耗评估有效性分析被引量:5
2007年
结合龙芯1号处理器实际设计过程,介绍了处理器功耗评估的方法和功耗模型,分别对结构级、电路级功耗评估和实际芯片3种情况进行测试程序仿真.经过量化分析和比较表明:结构级功耗评估具有仿真速度快、评估结果误差和测试程序相关,并且同一测试程序误差能够追随电路级功耗评估等特点,说明了龙芯1号处理器进行结构级功耗评估的有效性.采用该方法可显著提高低功耗处理器结构的设计效率.
冯子军肖俊华胡伟武
关键词:功耗评估功耗模型有效性集成电路处理器设计
低能耗同时多线程处理器研究
冯子军
关键词:低能耗功耗模型取指策略分支预测器CACHE结构
片上多处理器中的Cache压缩和接口压缩
2008年
提出一种简单的基于频繁值和频繁模式的压缩方法,给出结合Cache压缩技术和接口压缩技术的片上多处理器结构。全系统的模拟结果表明Cache压缩技术和接口压缩技术能提高片上多处理器中Cache的有效容量和pin的有效带宽,从而提高系统的性能。实验表明只采用Cache压缩技术平均能提高10%的性能,只采用接口压缩技术平均能提高5.5%的性能,同时采用Cache压缩技术和接口压缩技术平均能提高12%的性能。
肖俊华冯子军章隆兵
关键词:片上多处理器
龙芯1号IP验证方法被引量:2
2008年
SoC设计中大量使用IP,其验证充分与否决定了设计的成败,其中处理器IP的验证十分复杂耗时。该文介绍龙芯1号IP的验证流程,阐述龙芯1号IP的基本结构及功耗低、配置丰富等特点。建立龙芯1号IP的仿真环境平台,提出平台的改进思路,其验证流程比传统验证流程更具多样性和完备性。
冯子军肖俊华胡伟武
关键词:龙芯1号IP核微处理器
WebGIS理论研究和OpenMap源码分析
数字地球,作为下一代全球信息基础设施,已经得到了社会各界的广泛认同.当前信息互操作、面向对象软件工程、和分布式计算技术的发展,则为建造数字地球的核心软件平台之一的WebGIS,提供了坚实的技术基础.基于当前地理信息系统的...
冯子军
关键词:数字地球WEBGIS分布式计算开放源代码JAVA/CORBA
文献传递
片上多处理器中延迟和容量权衡的cache结构被引量:4
2009年
片上多处理器中二级cache的设计面临着延迟和容量不能同时满足的矛盾,私有结构有较小的命中延迟但是减少了cache的有效容量,共享结构能增加cache的有效容量但是有较长的命中延迟.提出了一种适用于CMP的cache结构——延迟和容量权衡的cache结构(TCLC).该结构是一种混合私有结构和共享结构的设计,核心思想是动态识别cache块的共享类型,根据不同共享类型分别对其进行优化,对私有cache块采用迁移的优化策略,对共享只读cache块采用复制的优化策略,对共享读写cache块采用中心放置的优化策略,以期达到访问延迟接近私有结构,有效容量接近共享结构的目的,从而缓解线延迟的影响,减少平均内存访问延迟.全系统模拟的实验结果表明,采用TCLC结构,相对于私有结构性能平均提高13.7%,相对于共享结构性能平均提高12%.
肖俊华冯子军章隆兵
关键词:片上多处理器二级CACHE迁移
片上多处理器中基于步长和指针的预取被引量:3
2009年
在对大量程序访存行为进行分析的基础上,提出基于步长和指针的预取方法。能捕获规整的数据访问模式和指针访问模式。在L2 cache和内存之间采用全局历史缓存实现该预取方法。全系统模拟结果表明,该预取方法对商业应用测试程序的性能平均提高14%,对科学计算测试程序的性能平均提高34.5%。
肖俊华冯子军章隆兵
关键词:片上多处理器
一种加快处理器仿真速度的方法
本文背景为龙芯1号处理器为了适应SOC设计的需要,改造为IPCore过程中,在IPcore进行功能验证时候,遇到矩阵测试向量仿真速度很慢,2个256项的矩阵进行加法操作,RTL仿真竟然需要上百小时,本文通过对仿真log进...
冯子军肖俊华
关键词:IPCORESOC设计
文献传递
共1页<1>
聚类工具0