您的位置: 专家智库 > >

薛颜

作品数:37 被引量:14H指数:2
供职机构:中国电子科技集团第五十八研究所更多>>
发文基金:国家自然科学基金黄山市科技计划项目更多>>
相关领域:电子电信自动化与计算机技术电气工程更多>>

文献类型

  • 29篇专利
  • 8篇期刊文章

领域

  • 12篇电子电信
  • 8篇自动化与计算...
  • 1篇电气工程

主题

  • 23篇电路
  • 11篇转换器
  • 11篇校准
  • 10篇模数转换
  • 10篇模数转换器
  • 9篇电荷
  • 9篇流水线模数转...
  • 8篇多通道
  • 8篇硬件开销
  • 8篇校准电路
  • 7篇时钟
  • 6篇流水线ADC
  • 6篇共模
  • 5篇增益
  • 4篇锁相
  • 4篇锁相环
  • 4篇基准电压
  • 4篇鉴相
  • 4篇鉴相器
  • 4篇ADC

机构

  • 37篇中国电子科技...
  • 5篇黄山学院
  • 2篇西安交通大学
  • 2篇西安电子科技...
  • 1篇合肥工业大学
  • 1篇江南大学
  • 1篇安徽省工程技...

作者

  • 37篇薛颜
  • 22篇陈珍海
  • 19篇于宗光
  • 14篇魏敬和
  • 14篇苏小波
  • 8篇季惠才
  • 7篇蒋颖丹
  • 5篇万书芹
  • 4篇桂江华
  • 4篇张荣
  • 4篇钱宏文
  • 3篇杨俊浩
  • 2篇张玲
  • 2篇孙凤梅
  • 2篇周洁
  • 2篇邹家轩
  • 2篇张鸿
  • 2篇黄嵩人
  • 2篇封晴
  • 2篇卓琳

传媒

  • 2篇电子与信息学...
  • 2篇微电子学
  • 1篇电子器件
  • 1篇西安电子科技...
  • 1篇中国电子科学...
  • 1篇电子设计工程

年份

  • 1篇2024
  • 1篇2023
  • 8篇2022
  • 5篇2021
  • 4篇2020
  • 3篇2019
  • 8篇2018
  • 2篇2017
  • 4篇2014
  • 1篇2012
37 条 记 录,以下是 1-10
排序方式:
一种基于CML结构的宽范围分频器链
本发明公开一种基于CML结构的宽范围分频器链,属于集成电路设计领域,包括主分频器链和多路选择器;主分频器链对输入信号进行分频并作初步筛选,多路选择器对主分频器链的输出作最终筛选。主分频器链包括四个依次串联的2/3双模分频...
杨俊浩张沁枫沈剑张礼怿薛颜苏小波蒋颖丹
基于TMS320F28335的多速率声码装置
本发明涉及一种基于TMS320F28335的多速率声码装置,其包括用于完成语音数据模数转换的模数转换器以及用于完成语音编码与控制的声码器,所述声码器采用型号为TMS320F28335的DSP芯片,声码器通过MCBSP接口...
孙凤梅薛颜李克靖石乔林
文献传递
一种用于多通道ADC的基准电压失配校准电路
本发明提供了一种用于多通道ADC的基准电压失配校准电路,属于集成电路技术领域。所述用于多通道ADC的基准电压失配校准电路包括带隙基准电路、基准电压预驱动电路、基准电压远程驱动电路、M个基准电压调整电路、M个差分基准电压产...
于宗光陈珍海刘崎魏敬和薛颜钱黎明张荣
文献传递
流水线模数转换器输入共模误差前馈补偿电路
本发明涉及一种流水线模数转换器输入工模误差前馈补偿电路,其包括:输入共模误差检测电路,用于对输入信号的共模电平进行检测并进行处理,得到输入共模信号的误差量;可编程共模补偿产生电路,用于根据输入共模误差量产生共模补偿控制电...
于宗光陈珍海苏小波薛颜季惠才张甘英邹家轩
文献传递
一种延迟可配置的异步FIFO电路
本发明公开一种延迟可配置的异步FIFO电路,属于集成电路领域,包含整数延迟和小数延迟。由数字上变频的插值倍数决定FIFO小数延迟的最大允许值,由FIFO存储单元数量决定FIFO整数延迟的最大允许值。根据与读时钟同频,且相...
薛颜万书芹陈婷婷邵杰王俊杰蔡国文任凤霞盛炜
文献传递
一种用于多通道ADC的时钟相位失配校准电路
本发明提供了一种用于多通道ADC的时钟相位失配校准电路,属于集成电路技术领域。所述用于多通道ADC的时钟相位失配校准电路,包括时钟接收电路、时钟占空比稳定电路、时钟驱动电路、M个延迟电路、M个多相时钟产生电路、M个时钟等...
魏敬和陈珍海侯丽苏小波薛颜王淑芬邵键于宗光
文献传递
高精度电荷域ADC共模电荷误差前台校准电路被引量:1
2018年
提出了一种数模混合型高精度共模电荷误差校准电路,可对电荷域流水线模数转换器中由增强型电荷传输电路电荷传输关断电压随工艺、电压和温度波动、输入共模电荷变化、各流水线子级中电容非线性而引起的各类共模电荷误差进行精确补偿.所提出的高精度共模电荷误差校准电路被运用于一款14bit210MS/s电荷域模数转换器中,并在1P6M0.18μm CMOS工艺下实现.测试结果显示,该14bit模数转换器电路在210MS/s条件下对于30.1MHz单音正弦输入信号得到的无杂散动态范围为85.4dBc,信噪比为71.5dBFS,而模数转换器内核功耗仅为205mW,面积为3.2mm^2.
陈珍海魏敬和于宗光苏小波薛颜张鸿
关键词:流水线模数转换器
具有错误锁定纠正机制的计数器控制型延迟锁相环电路
本发明涉及一种具有错误锁定纠正机制的计数器控制型延迟锁相环电路,其包括数字延迟线、鉴相器、加/减计数器、时钟相位运算电路;所述输入参考时钟信号CLK分别接入数字延迟线与鉴相器,数字延迟线的输出连入鉴相器以及时钟相位运算电...
周洁陈珍海季惠才黄嵩人于宗光薛颜
文献传递
一种用于多通道ADC的时钟相位失配校准电路
本发明提供了一种用于多通道ADC的时钟相位失配校准电路,属于集成电路技术领域。所述用于多通道ADC的时钟相位失配校准电路,包括时钟接收电路、时钟占空比稳定电路、时钟驱动电路、M个延迟电路、M个多相时钟产生电路、M个时钟等...
魏敬和陈珍海侯丽苏小波薛颜王淑芬邵键于宗光
文献传递
用于14位210 MS/s电荷域ADC的采样保持前端电路被引量:1
2019年
该文提出一种用于电荷域流水线模数转换器(ADC)的高精度输入共模电平不敏感采样保持前端电路。该采样保持电路可对电荷域流水线ADC中由输入共模电平误差引起的共模电荷误差进行补偿。所提出的高精度输入共模电平不敏感采样保持电路被运用于一款14位210 MS/s电荷域ADC中,并在1P6M 0.18μm CMOS工艺下实现。测试结果显示,该14位ADC电路在210 MS/s条件下对于30.1 MHz单音正弦输入信号得到的无杂散动态范围为85.4 dBc,信噪比为71.5 dBFS,而ADC内核功耗仅为205 mW,面积为3.2 mm^2。
陈珍海魏敬和钱宏文于宗光苏小波薛颜张鸿
关键词:流水线模数转换器采样保持
共4页<1234>
聚类工具0