李洪革
- 作品数：12 被引量：5H指数：1
- 供职机构：北京航空航天大学电子信息工程学院更多>>
- 发文基金：国家自然科学基金北京市科技计划项目中央高校基本科研业务费专项资金更多>>
- 相关领域：电子电信自动化与计算机技术文化科学医药卫生更多>>
- 概率计算脉冲神经网络异步架构
- 2022年
- 概率计算是将二进制数编码为概率脉冲序列进行运算,具有功耗低、资源消耗少的优势,将概率计算应用于脉冲神经网络(spiking neuron network,SNN)的硬件电路设计,有利于实现类脑模式的运算.为了实现神经网络的低功耗边缘计算,本文提出一种基于概率计算的SNN异步架构.使用异步微流水线控制的交叉阵列实现LIF(leakyintegrate and fire)神经元模型,可用于实现全连接结构的SNN运算;在SNN的输入层使用概率逻辑将输入数值编码为概率脉冲串.通过累加完成神经元突触权值与输入脉冲的计算,并基于逻辑计算实现神经元膜电位数值的衰减;使用异步架构控制概率脉冲序列的编码与概率脉冲数据流的信息传输,降低了SNN运算的功耗.所提出的架构实现了784输入、10输出的SNN运算;在Xilinx KCU116平台进行验证,获得了78.4 GSOPS的峰值性能与137.47 GSOPS/W的能耗比.
- 高云飞陈宇昊祝亚楠薛翔宇李洪革
- 关键词：脉冲神经网络异步电路
- Spike-sorting算法与集成化研究现状
- 神经元峰电位的检测是脑电信号研究的核心,集成化的峰电位检测法是未来移动式脑机交互(BMI)的核心技术。本文探讨了近十几年来国内外在峰电位检测算法与集成化的研究进展,系统阐述和分析了当今脑神经峰电位检测算法与集成化的研究现...
- 李洪革
- 关键词：集成化神经网络脑机接口
- 应用于D类放大器的新型混沌频率调制电路被引量：2
- 2009年
- 针对D类音频放大器的电磁干扰问题,提出了应用于D类音频放大器的易于集成的混沌频率调制电路.电路中设计了新型的混沌序列生成器,并利用频闪映射方法建立了电路的混沌模型.新型电路在保留D类音频放大器结构的基础上,采用了全新的混沌频率三角波生成器,即以频率混沌变化的三角波替代了传统D类音频放大器中作为脉冲宽度调制载波的固定频率三角波.该电路已采用0.35μm CMOS工艺设计、验证和实现.仿真实验结果表明,使用混沌频率调制的D类音频放大器输出信号实现了15 dB的电磁干扰峰值能量降幅.
- 冯玮李洪革张有光
- 关键词：功率放大器
- 柔性结构的AES加密芯片设计被引量：1
- 2010年
- 提出了基于有限域运算单元的柔性AES加密系统。通过对不同密钥扩展的算法进行比较分析,利用其基本运算单元相同的特性,采用控制单元实现可支持128位、192位和256位三种密钥长度的柔性结构。采用集成化的可重构柔性AES加密系统,可以降低硬件逻辑资源消耗。使用Verilog HDL硬件语言进行仿真,并在0.35μm工艺下进行逻辑综合。结果表明,时钟频率可达180 MHz,对于128位密钥长度,系统吞吐量可达2.11 Gbps。
- 李喆李洪革邓征
- 关键词：AES算法密钥扩展VLSI
- 集成电路特色专业课程与实验教学研究被引量：1
- 2009年
- 集成电路是电子信息技术的核心。因此，加速集成电路人才培养，在教学内容、课程体系、教学方法和实践环节等方面的改革成为当前高等教育集成电路人才培养的重要和紧迫任务。为保证集成电路设计专业学生紧跟当前主流设计思想，原有课程和教学规划将面对全新的问题，急需开展相应的教学研究，主要包括教学内容、教学方法和实验方法。根据北航电子信息学院的自身特点并借鉴其他院校的教学经验，课程理论与工程实际紧密结合，在设计实现方面，采用课堂和课后结合的方式，着力培养懂理论、重实践、勤思考的高素质复合型人才。
- 李洪革
- 关键词：设计实现
- 软硬件协同的安全录入系统开发
- 2013年
- 键盘录入信息的保护大多采用安全软件的方式,无法防止按键信息在录入至计算机途中被硬件记录器非法窃取,且硬件记录器无法被安全软件查杀。本文结合USB驱动技术设计一种可加密防侧录的USB键盘录入系统,通过可加密的USB键盘配合计算机端USB驱动解密的方式,提高按键信息的安全性。测试结果表明,该系统可有效保护按键信息在传输过程中的安全。
- 盘勇军丁锦鹏李洪革
- 关键词：USBATMEGA16
- 抗电磁干扰低电压CMOS放大器设计被引量：1
- 2015年
- 基于CMOS体驱动,提出低电压放大器抗电磁干扰结构.电路采用部分正反馈结构提高体驱动输入级的等效输入跨导,通过输入电压降结构改善体驱动结构的直流非线性,采用双输入级结构保证放大器良好的交流特性,同时,对称拓扑结构保证了电路的高度对称性,实现了对称的转换速率.该设计采用电源电压为1V的0.35μm标准CMOS工艺实现.对该放大器的抗电磁干扰特性进行理论分析与仿真验证,并同传统体驱动放大器相比较.实验结果表明:该结构的电压失调小于50mV,10kHz频点的输出功率谱密度相比传统结构降低33dBm.
- 白会新李洪革谢树果苏东林
- 关键词：低电压放大器抗电磁干扰
- 扶手椅型石墨烯纳米带场效应管的开关电流及复能带结构
- 2012年
- 基于对复能带结构的考虑,给出了扶手椅型石墨烯纳米带场效应管的量子输运计算结果,并比较了ID-VG曲线所给出的最小泄漏电流值与ID-VD曲线所给出的开电流值。对于纳米尺度下的石墨烯纳米带场效应管,为了获得最佳性能,指出在关状态下的泄漏电流与开电流之间存在某种折衷,也就是说,ID-VG曲线给出的较小/大的关状态泄漏电流可能伴随着ID-VD曲线的一个较小/大的开电流。随后利用复能带的特性对此作了解释。
- 王宇夏同生张留军李洪革
- 关键词：量子输运开关电流
- 概率计算及混合概率计算
- 2024年
- 非位置概率数的计算机制已经成为边缘计算片上系统的新范式.本文介绍了概率计算(stochastic computing)的起源、发展和目前国内外的研究现状.针对传统概率计算存在诸如计算时延长、脉冲串信息携带效率低等问题,本文提出了二进制数-概率脉冲串混合编码的混合概率数概念,并从数的表示机理上阐释了二进制数、概率数和混合概率数的数理关系,进而揭示了混合概率计算所具备的低时延、高算力和高能效比的计算特点.本文基于40 nm CMOS工艺设计混合概率深度神经网络,该神经网络芯片在内核面积仅0.73 mm×0.73 mm的条件下,设计4544个乘累加(MAC)单元.在时钟频率400 MHz条件下,总功率为102.3 mW,其中动态功耗仅97μW.通过ASIC芯片的实验测试表明,混合概率计算作为一种全新的颠覆性计算范式,与其他确定性、可扩展和全并行等概率计算方案相比,其能效比分别提高了50倍、2.5倍和3.26倍.
- 李洪革陈宇昊吴俊毅宋印杰朱新宇
- 关键词：能效
- 概率计算神经网络硬件架构
- 2021年
- 概率计算(逻辑)是一种将二进制转换为概率编码的数字脉冲码流的逻辑计算,以计算精度与时延为代价,具有低功耗、高能效的计算优势。阐释了概率计算的基本概念,设计了单通道与多通道的概率计算电路,有效提高了概率计算的速度与精度。基于所提出概率计算电路,设计了概率脉冲神经元,从而实现了神经网络的可重构计算架构——北航筹算。该设计采用KINTEX-7(FPGA)实现,相较于传统二进制阵列乘法器构成的乘加器计算单元,概率计算的逻辑资源开销(LUT)降低80%。在SCNN网络计算实验中,测试运行了LeNet与AlexNet,时钟频率350 MHz条件下,均值能效可达0.536 TSOPS/W,PE利用率可达90%以上。
- 陈宇昊宋印杰祝亚楠高云飞李洪革
- 关键词：脉冲神经网络低功耗
