周宇亮
- 作品数：2 被引量：5H指数：1
- 供职机构：杭州士兰微电子股份有限公司更多>>
- 发文基金：浙江省科技攻关计划更多>>
- 相关领域：电子电信更多>>
- 基于扫描的VLSI全速测试方法被引量：1
- 2007年
- 当工艺进入到超深亚微米以下,传统的故障模型不再适用,必须对电路传输延迟引发的故障采用延迟故障模型进行全速测试。给出了常用的延迟故障模型,介绍了一种基于扫描的全速测试方法,并给出了全速测试中片上时钟控制器的电路实现方案。对芯片进行测试,可以直接利用片内锁相环电路输出的高速时钟对电路施加激励和捕获响应,而测试向量的扫描输入和响应扫描输出则可以采用测试机提供的低速时钟,从而降低了全速测试对测试机时钟频率的要求。最后,对于全速测试方案提出了若干建议。
- 马琪焦鹏周宇亮
- 关键词：可测性设计扫描测试
- SOC的可测试性设计策略被引量：4
- 2006年
- 介绍了几种主要的VLSI可测性设计技术,如内部扫描法、内建自测试法和边界扫描法等,论述如何综合利用这些方法解决SOC内数字逻辑模块、微处理器、存储器、模拟模块、第三方IP核等的测试问题,并对SOC的可测性设计策略进行了探讨。
- 周宇亮马琪
- 关键词：可测试性设计系统芯片内建自测试
