夏婷婷
- 作品数：4 被引量：1H指数：1
- 供职机构：国防科学技术大学计算机学院更多>>
- 发文基金：国家自然科学基金国家科技重大专项国家教育部博士点基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一种基于贝叶斯网络的随机测试方法在Cache一致性验证中的设计与实现被引量：1
- 2017年
- 随着集成电路设计复杂度指数级增长,功能验证已经越来越成为大规模芯片设计的瓶颈,而在多核处理器中,Cache一致性协议十分复杂,验证难度大。针对Cache一致性协议验证提出基于模拟验证的一种基于贝叶斯网络的随机测试生成方法,解决Cache一致性协议状态空间爆炸的问题。首先分析了Cache一致性协议及基于贝叶斯网络推理的CDG方法,并将CDG方法应用于Cache一致性的验证。以FT处理器中的Cache一致性协议验证为例,对比伪随机测试,使用CDG方法将覆盖率提高近30%。
- 艾阳阳罗莉杨庆娜张恒浩夏婷婷
- 关键词：芯片验证CACHE一致性CDG贝叶斯网络
- 修复保持时间违例的多种缓冲单元评估和选择
- 随着集成电路工艺的提高,芯片设计规模不断增大,单元密度越来越高,修复保持时间违例变得越来越困难。常用的修复保持时间违例的方法是在数据路径上插入缓冲单元来解决,但带来的问题是导致芯片的单元密度急剧增加。为了解决这个问题,需...
- 莫凡赵振宇陈安安夏婷婷刘元龙
- 关键词：缓冲器
- 文献传递
- 有用时钟偏差技术的优化与实现
- 有用时钟偏差技术可以有效提高系统性能,并广泛应用在高性能芯片中。目前EDA工具已集成了有用偏差优化技术,但EDA工具自动的有用时钟偏差存在一些不足:有用时钟偏差利用不充分;有用时钟偏差的借用容易引起保持时间时序的大量违例...
- 孙秀秀赵振宇邢座程夏婷婷韩雨
- 文献传递
- 一种基于预布局的时序优化方法
- 随着半导体工艺进入纳米阶段,集成电路规模越来越大,工作频率越来越高,时序收敛变得越来越困难,纯粹的依赖EDA工具无法将时序优化到最优。本文中的一种基于预布局的时序优化方法,是在布图规划阶段对关键的标准单元进行预布局,并针...
- 夏婷婷赵振宇陈吉华孙秀秀莫凡
- 关键词：物理设计缓冲器布局布线EDA
- 文献传递
