郭勇
- 作品数：1 被引量：1H指数：1
- 供职机构：南京北方信息产业集团有限公司更多>>
- 相关领域：电子电信更多>>
- (2,1,7)卷积码编译码器的FPGA实现被引量：1
- 2011年
- 卷积码是一种重要的前向纠错信道编码方式,其纠错性能常常优于分组码,且(2,1,7)卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog HDL语言设计出(2,1,7)卷积码的编码器模块和基于Viterbi算法的译码器模块,译码器采用全并行结构,译码速度快。阐述了编译码器各模块的设计原理,并在ModelSim给出各模块的仿真测试结果。同时对译码器进行纠错性能测试,测试结果表明该Viterbi译码器有良好的纠错性能。
- 郭勇杨欢
- 关键词：VITERBIACSMODELSIM
