邓全
- 作品数：13 被引量：6H指数：2
- 供职机构：国防科学技术大学计算机学院更多>>
- 发文基金：国家自然科学基金国家教育部博士点基金中国人民解放军总装备部预研基金更多>>
- 相关领域：自动化与计算机技术电子电信航空宇航科学技术更多>>
- 高性能自研处理器物理设计频率提升方法
- 2024年
- 提升处理器核的频率是提升处理器性能的重要手段.传统的物理设计流程难以实现高主频的处理器核.基于业界主流的布局布线工具,通过嵌入手工定制部件的网表、逻辑和物理设计协同优化、优化定制布线规则、优化物理设计方法学等组合策略.在相同工艺、面积、功耗对等条件下,达到流片签核要求时,自研处理器核物理设计频率比原始设计可提升约30%.
- 何小威乐大珩乐大珩隋兵才郭维
- 关键词：布局布线物理设计
- 引入电流变化率的电源分布网络最差噪声分析算法被引量：1
- 2016年
- 随着时钟频率的增加以及电源电压的降低,电源完整性问题日益凸显。将电流变化率加入到最差噪声算法的电流约束中,能够在任意电流变化率的情况下分析电源分布网络的最差噪声,从而获得更加真实的最差噪声。另外,利用改进的Knuth-Yao四边形不等式法对基于动态规划的最差噪声算法进行加速,加速后算法的时间复杂度从O(n^2m)降为O(mnlogn)。
- 赵振宇孙浩邓全蒋剑锋
- 关键词：动态规划时域分析
- RISC-V指令集架构的乱序超标量处理器中指令融合的实现
- 指令融合技术通过在处理器执行指令时将两条指令融合成一条指令进行重命名、发射和执行来增大处理器的实际发射宽度，并且减少指令占用的乱序执行资源数目和降低调度开销.指令融合的实现因处理器微架构的不同而不同，本文在自研的RISC...
- 孙彩霞郑重倪晓强邓全郭辉隋兵才王永文
- 关键词：乱序超标量
- DMR:兼容RISC-V架构的乱序超标量通用处理器核被引量：2
- 2021年
- DMR是由国防科技大学计算机学院自研的一款兼容RISC-V架构的乱序超标量通用处理器核,支持用户态(user-mode)、特权态(supervisor-mode)和机器态(machine-mode)三种特权级模式,兼容RV64G指令集规范,并进行了自定义向量扩展,虚存系统支持Sv39和Sv48,物理地址为44b.DMR的单周期整数流水线为12级,指令乱序发射、顺序提交,指令发射宽度为4,实现了多个分布式调度队列,每拍最多可乱序调度9条指令执行.DMR采用覆盖率驱动的多层次、多平台的功能验证方法,已经在FPGA原型系统下成功启动Linux OS,CoreMark分数为5.12MHz,在14nm工艺下主频可达到2GHz.
- 孙彩霞郑重邓全隋兵才王永文倪晓强
- 关键词：乱序超标量通用CPU
- 访存子系统关键参数配置对访存延迟的影响的实例研究
- 处理器核心执行程序的性能，在较大程度上受限于访存子系统的效率。多级Cache设计的初衷就是通过时间-空间折中的方式，来减小"存储墙"对处理器访存性能或执行程序性能的影响。访存子系统关键参数的不同配置组合对访存效率影响很大...
- 郭维郑重雷国庆邓全
- 关键词：CACHE处理器高性能
- 应用级兼容RISC-V的混合指令集处理器
- 2023年
- 指令集架构的改变会导致处理器硬件平台发生变化,面向旧硬件平台编译的二进制应用程序将无法在新的硬件平台上继续运行。提出了一种应用级兼容多种指令集的混合指令集架构,基于该混合指令集架构的处理器可原生运行多种指令集的应用,能有效避免程序开发移植的重复工作或二进制翻译执行的性能损失。在自主研发的一款处理器基础上实现了应用级兼容RISC-V的混合指令集处理器。与单一指令集相比,应用级支持2种指令集带来的硬件开销仅增加了0.45%。FPGA原型系统成功启动了面向混合指令集架构移植的操作系统,并能正确运行2种指令集的应用,验证了混合指令集架构思想的可行性。RISC-V指令集下,Coremark性能为5.58/MHz,SPECint2006的性能为8.44/GHz,SPECfp2006的性能为10.75/GHz。
- 孙彩霞隋兵才邓全郑重倪晓强王永文
- 关键词：处理器应用级
- 基于低阈值单元的高性能低功耗设计方法被引量：1
- 2015年
- 在高性能IC设计中对高低两种阈值电压技术进行比较,利用低阈值电压降低动态功耗的手段实现降低总功耗的目标,并分析出了两种阈值电压低功耗设计各自适应的电路类型。首先对40nm工艺中标准单元的内部功耗、时序、尺寸进行分析。接着在相同延时下对高阈值和低阈值两种标准单元所设计的反相器链时序电路的功耗进行对比分析。最后基于Benchmark和AES两种类型电路,分别采用高阈值和低阈值进行综合,对比得出在相同时钟周期下更低功耗的设计所对应的阈值电压设计方式。结果显示,在相同的时钟频率下,对动态功耗占据总功耗比例极大的电路使用低阈值设计得到的功耗更低。同样,在动态功耗比例不是极大的电路中,当低阈值综合的slack为正时,以及当高阈值综合的slack为负、低阈值的slack为0时,用低阈值设计功耗更低;而当高阈值、低阈值综合的slack都为0时,用高阈值设计功耗更低。
- 倪灿灿赵振宇唐皓月曲连华李欢李鹏邓全
- 关键词：阈值电压动态功耗
- 兼容bfloat16的高速浮点加法器设计
- 2021年
- 为了提高人工智能、深度学习等领域对于浮点数计算的速度,介绍了一种兼容bfloat16格式的高速浮点加法器,在可以完成正常格式的16、32、64位浮点数计算,同时兼容bfloat16格式浮点数进行计算,利用对应的浮点加法指令编写定向测试激励进行功能验证,对设计结果利用软件综合验证。设计使用主流的双通路TWO-PATH算法,即根据阶码差值大小将计算转化为不同路径计算,首先为减少计算绝对延时,调整计算步骤缩减流水线拍数;然后在半精度加法中实现兼容bfloat16格式。相比于初始设计频率下降1.36%,为2.16 GHz,面积增加14.01%,功率增加53.31%。
- 胥涛秦水介邓全
- 3D SRAM中TSV开路测试算法研究与实现
- 2016年
- 基于三维集成电路技术实现的三维静态随机存储器,其电路中使用了大量的过硅通孔。目前过硅通孔制造工艺尚未成熟,使得过硅通孔容易出现开路或短路故障,从而给三维静态随机存储器的测试带来新的挑战。现有的过硅通孔专用测试方式虽然能够探测出过硅通孔的故障,但需要特定的测试电路来实现,这就增加了额外的面积开销,同时加大了电路设计的复杂度。因此,提出一种使用测试算法来探测过硅通孔开路故障的方法。在不增加额外面积开销的情况下,通过内建自测试电路解决三维静态随机存储器中过硅通孔的开路故障检测问题。结果显示,该过硅通孔测试算法功能正确,能够准确探测到过硅通孔的开路故障,并快速定位过硅通孔的开路位置。
- 赵振宇邓全李鹏蒋剑锋曲连华唐皓月
- 关键词：三维集成电路开路故障
- 65nm工艺双层三维静态存储器的软错误分析与评估
- 2016年
- 新兴的三维静态存储器将代替二维静态存储器被广泛用于高性能微处理器中,但它依然会受到软错误的危害。为了能够快速、自动分析多层管芯堆叠结构的三维静态存储器软错误特性,搭建了三维静态存储器软错误分析平台。利用该平台对以字线划分设计的三维静态存储器和同等规模的二维静态存储器分别进行软错误分析,并对分析结果进行对比。研究结果表明二维和三维静态存储器的翻转截面几乎相同,但三维静态存储器单个字中发生的软错误要比二维静态存储器更严重,导致难以使用纠检错技术对其进行加固。静态模式下二维和三维静态存储器敏感节点均分布于存储阵列中,表明静态模式下逻辑电路不会引发软错误。
- 李鹏郭维赵振宇张民选邓全周宏伟
- 关键词：软错误单粒子翻转
