您的位置: 专家智库 > >

吴彦宏

作品数:5 被引量:12H指数:2
供职机构:南京大学更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 4篇期刊文章
  • 1篇学位论文

领域

  • 4篇自动化与计算...
  • 1篇电子电信

主题

  • 2篇堆排序
  • 2篇阵列
  • 2篇排序
  • 2篇VERILO...
  • 2篇FPGA
  • 2篇HDL语言
  • 1篇调度
  • 1篇调度算法
  • 1篇丢包
  • 1篇丢包率
  • 1篇优先调度
  • 1篇优先调度算法
  • 1篇时延
  • 1篇权值
  • 1篇网络
  • 1篇下一代
  • 1篇下一代网
  • 1篇下一代网络
  • 1篇现场可编程
  • 1篇现场可编程门...

机构

  • 5篇南京大学

作者

  • 5篇吴彦宏
  • 4篇陈相宁

传媒

  • 2篇科学技术与工...
  • 1篇计算机工程
  • 1篇计算机工程与...

年份

  • 1篇2010
  • 2篇2009
  • 2篇2008
5 条 记 录,以下是 1-5
排序方式:
一种可提供绝对服务质量分级的优先调度算法
2010年
提出了一种能够提供端到端时延保证和满足丢包率要求的多优先级算法。该算法以分组头中记录的时延、丢包率、保证带宽为权重对分组进行调度,通过对信元的相对优先级及服务质量参数的加权算法,得到一种公平的满足绝对服务质量的算法。还能够使系统避免维护每个流的状态信息以及对单个流进行复杂的队列管理和调度,由此增加了系统的可扩展性。计算机仿真表明该算法具有较高的资源利用率,较低的端到端时延和时延抖动以及较低的分组丢弃率等特点。
吴彦宏陈相宁
关键词:丢包率时延权值
QoS保障机制中的FPGA堆排序实现被引量:6
2009年
针对服务质量(QoS)的实现机制和严格动态优先级排序要求,在交换系统设计中引入一种易于FPGA实现的堆排序算法。采用模块化和状态机相结合的设计方法,给出模块的设计过程,利用XilinxISE8.2i+ModerSim6.2软件对设计程序进行仿真,将程序下载到实验开发板上对系统进行验证,结果表明该设计的资源利用率高、运行速率快,适用于QoS机制的硬件实现。
吴彦宏陈相宁
关键词:堆排序现场可编程门阵列VERILOGHDL语言
新型边缘交换实验平台的研究与设计
电信运营商一直致力于采用基于Internet理念的IP网技术来作为下一代网络技术的统一平台,但是随着时间的推移,人们设想中的基于IP和多协议标签交换(MPLS)的多业务网并未真正得以实施。现在,宽带网络的普遍推广,宽带用...
吴彦宏
关键词:下一代网络服务质量
S3C2410在Linux下的FPGA驱动被引量:6
2008年
为实现嵌入式系统中FPGA的接口驱动程序,以XILINX公司的XC3S2000为例,系统地分析FPGA在Samsung S3C2410微处理器系统上的控制与应用。通过内存映射机制实现XC3S2000在Linux下的设备驱动;通过编写用户应用程序实现对XC3S2000设备的操作,为FPGA与ARM在嵌入式领域高效结合提供一种方法。
吴彦宏陈相宁
关键词:S3C2410LINUX驱动
QoS中堆排序的脉动阵列结构在FPGA上的实现被引量:1
2008年
提出了一种用于实现堆排序的串行输入输出的脉动阵列结构,在FPGA上实现了基于该阵列结构的具有QoS保证的核心交换模块。对FPGA中运算部件的微结构进行了分析。实验结果表明,与软件实现相比用FPGA实现堆排序算法能够极大地提高运行速率和优化时序,适用于优秀QoS机制的硬件现实。
吴彦宏陈相宁
关键词:脉动阵列堆排序QOSFPGAVERILOGHDL语言
共1页<1>
聚类工具0