您的位置: 专家智库 > >

齐龙

作品数:3 被引量:9H指数:2
供职机构:西南科技大学制造科学与工程学院更多>>
发文基金:国家重点基础研究发展计划科技型中小企业技术创新基金更多>>
相关领域:自动化与计算机技术机械工程更多>>

文献类型

  • 3篇中文期刊文章

领域

  • 3篇机械工程
  • 3篇自动化与计算...

主题

  • 2篇结构网格
  • 2篇加速比
  • 2篇非结构
  • 2篇非结构网格
  • 2篇GPU
  • 1篇信息设备
  • 1篇移动存储介质
  • 1篇三角化
  • 1篇涉密载体
  • 1篇图形处理单元
  • 1篇密级标识
  • 1篇加锁
  • 1篇DELAUN...
  • 1篇并行化
  • 1篇存储介质

机构

  • 3篇西南科技大学
  • 1篇中国工程物理...
  • 1篇中国空气动力...

作者

  • 3篇肖素梅
  • 3篇齐龙
  • 2篇蔡云龙
  • 1篇汤放鸣
  • 1篇刘云楚
  • 1篇廖玲玲

传媒

  • 2篇机械设计与制...
  • 1篇计算机工程与...

年份

  • 1篇2014
  • 2篇2013
3 条 记 录,以下是 1-3
排序方式:
基于GPU的并行非结构网格生成技术研究被引量:4
2013年
为了解决非结构网格生成在时间和内存上的问题,研究了非结构网格的并行生成方法,提出了一种基于CUDA架构的GPU并行非结构网格生成技术。该技术结合了GPU的高速并行性和并行Delaunay网格生成技术的优点,在CUDA编程框架下,将非结构网格生成的技术应用到GPU并行环境中。通过分析此方法的加速比和效率,对其性能进行了评估。实验结果表明,所提出的方法具备有高效性,与传统方法相比,在保证网格质量的同时,大幅度减少了其时间消耗。
齐龙肖素梅刘云楚廖玲玲蔡云龙
关键词:非结构网格DELAUNAY三角化GPU加速比
基于GPU的加锁并行化非结构网格生成方法研究被引量:1
2014年
非结构网格的生成在时间和内存上有一定的缺陷,这里提出了一种新的方法,命名为GPU-PDMG,是基于CUDA架构的GPU并行非结构网格生成技术。该技术结合了GPU的高速并行计算能力与Delaunay三角化的优点,在英伟达GPU模块下采用CUDA程序模型,开发出了加锁并行区划分技术,通过对NACA0012翼型、多段翼型等算例进行测试,分析此方法的加速比和效率,对其计算性能展开评估。实验结果表明,GPU-PDMG优于现存在的CPU算法的速度,在保证网格质量的同时,提高了效率。
蔡云龙肖素梅齐龙
关键词:非结构网格加锁加速比
面向信息设备的电子密级标识技术研究被引量:5
2013年
为了解决涉密信息设备的密级属性区分问题,提出了面向信息设备的电子密级标识技术。该技术通过为计算机和移动存储介质建立密级标识,将涉密载体的密级标识从传统的外在视觉标签方式转变为内在电子标签方式,使计算机与移动存储介质之间、计算机之间的信息交换流向控制成为可能。在该技术的基础上,建立了基于密级标识的提取以及监管体系和信息流向的分级控制体系;并解决了超密级存储、高密级信息流入低密级介质/计算机/安全域等违规控制难题,使得信息设备的密级属性管理真正迈入现代技术管理轨道。
齐龙肖素梅汤放鸣
关键词:信息设备涉密载体移动存储介质
共1页<1>
聚类工具0