刘晓芳
- 作品数：2 被引量：8H指数：2
- 供职机构：西安电子科技大学计算理论与技术研究所更多>>
- 发文基金：国家自然科学基金国家重点基础研究发展计划更多>>
- 相关领域：自动化与计算机技术更多>>
- 一个命题投影时序逻辑符号模型检测器被引量：3
- 2015年
- 现有模型检测工具的形式化规范语言,如计算树逻辑(computation tree logic,简称CTL)和线性时序逻辑(linear temporal logic,简称LTL)等的描述能力不足,无法验证ω正则性质.提出了一个命题投影时序逻辑(propositional projection temporal logic,简称PPTL)符号模型检测工具——PLSMC(PPTL symbolic model checker)的设计与实现过程.该工具基于著名的符号模型检测系统NuSMV,实现了PPTL的符号模型检测算法.PLSMC的规范语言PPTL具有完全正则表达能力,这使得定性性质和定量性质均可被验证.此外,PLSMC可以有效地缓解模型检测工具中容易发生的状态空间爆炸问题.最后,利用PLSMC对铁路公路交叉道口护栏控制系统的安全性质和周期性性质进行验证.实验结果表明,PPTL符号模型检测工具扩充了NuSMV系统的验证能力,使得时间敏感、并发性和周期性等实时性质可以被描述和验证.
- 逄涛段振华刘晓芳
- 关键词：符号模型检测时序逻辑
- Verilog程序的命题投影时序逻辑符号模型检测被引量：5
- 2014年
- 为了保证以Verilog硬件描述语言设计的片上系统的正确性,提出了Verilog程序的符号模型检测方法.依据形式化操作语义将Verilog程序建模为有限状态机,将设计规范用命题投影时序逻辑公式描述,并采用命题投影时序逻辑符号模型检测工具对程序进行验证,从而证明片上系统满足设计规范.以Verilog程序描述的四位同步二进制计数系统的验证实例表明,Verilog程序的命题投影时序逻辑符号模型检测方法是可行的.
- 逄涛段振华刘晓芳
- 关键词：时序逻辑符号模型检测硬件描述语言
