薛冰
- 作品数：2 被引量：5H指数：1
- 供职机构：清华大学信息科学技术学院微电子学研究所更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：电子电信更多>>
- 一种500MHz高性能锁相环的设计被引量：4
- 2006年
- 随着专用集成芯片(ASIC)和系统芯片(SOC)的飞速发展,芯片内部生成可变频率的稳定时钟变得至关重要,设计一个高性能锁相环正是适应了这样的需求。本文在传统锁相环结构的基础上设计了一种高速、低功耗、低噪声的高性能嵌入式混合信号锁相环结构。它可以在片内产生多分组高频稳定时钟信号,从而为先进的专用集成芯片(ASIC)和系统芯片(SOC)的实现提供最基础且最重要的可应用时钟产生电路。模拟结果表明:该锁相环可稳定输出500MHz时钟信号,稳定时间小于700ns,在1.8V电源下的功耗小于18mW,噪声小于180mV。
- 殷树娟孙义和薛冰贺祥庆
- 关键词：锁相环鉴相器电荷泵压控振荡器
- 一种500MHz高性能锁相环的设计被引量：1
- 2005年
- 在传统锁相环结构的基础上设计了一种高速、低功耗、低噪声的高性能嵌入式混合信号锁相环结构。它可以在片内产生多分组高频稳定时钟信号,从而为先进的专用集成芯片(ASIC)和系统芯片(SOC)的实现提供最基础且最重要的可应用时钟产生电路。模拟结果表明,该锁相环可稳定输出500MHz时钟信号,稳定时间小于700ns,在1.8V电源下的功耗小于18mW,噪声小于180mV。
- 殷树娟孙义和薛冰贺祥庆
- 关键词：锁相环鉴相器电荷泵压控振荡器
