董文雯
- 作品数：7 被引量：2H指数：1
- 供职机构：南京航空航天大学更多>>
- 发文基金：中央高校基本科研业务费专项资金中国航空科学基金国家自然科学基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 一种基于改进部分积阵列的修正Booth编码乘法器
- 本发明提出了一种用于改进部分积阵列数目的修正Booth乘法器的电路结构。该电路结构针对修正Booth编码产生的部分积，将额外的一行纠错字与第一行和最后一行部分积相加运算，以最短的路径传递到最高位，消除了额外的一行纠错字，...
- 崔晓平董文雯王书敏张柳
- 文献传递
- 条件推测性十进制加法器的优化设计
- 2016年
- 随着商业计算和金融分析等高精度计算应用领域的高速发展,提供硬件支持十进制算术运算变得越来越重要,新的IEEE 754-2008浮点运算标准也添加了十进制算术运算规范。该文采用目前最佳的条件推测性算法设计十进制加法电路,给出了基于并行前缀/进位选择结构的条件推测性十进制加法器的设计过程,并通过并行前缀单元对十进制进位选择加法器进行优化设计。采用Verilog HDL对32 bit,64 bit和128 bit十进制加法器进行描述并在Model Sim平台上进行了仿真验证,在Nangate Open Cell 45nm标准工艺库下,通过Synopsys公司综合工具Design Compiler进行了综合。与现有的条件推测性十进制加法器相比较,综合结果显示该文所提出的十进制加法器可以提升12.3%的速度性能。
- 崔晓平王书敏刘伟强董文雯
- 一种16×16‑digit冗余十进制乘法器
- 本发明提供了一种16×16‑digit冗余十进制乘法器，基于ODDS的部分积压缩模块包括二进制部分积压缩树方块、ODDS×6计数器方块、ODDS部分积压缩纠错方块和专用十进制数3:2压缩方块。ODDS×6计数器方块将二进...
- 崔晓平张柳董文雯张浩
- 一种基于改进部分积阵列的修正Booth编码乘法器
- 本发明提出了一种用于改进部分积阵列数目的修正Booth乘法器的电路结构。该电路结构针对修正Booth编码产生的部分积，将额外的一行纠错字与第一行和最后一行部分积相加运算，以最短的路径传递到最高位，消除了额外的一行纠错字，...
- 崔晓平董文雯王书敏张柳
- 文献传递
- 一种16×16-digit冗余十进制乘法器
- 本发明提供了一种16×16‑digit冗余十进制乘法器，基于ODDS的部分积压缩模块包括二进制部分积压缩树方块、ODDS×6计数器方块、ODDS部分积压缩纠错方块和专用十进制数3:2压缩方块。ODDS×6计数器方块将二进...
- 崔晓平张柳董文雯张浩
- 文献传递
- 高性能冗余十进制乘法器的研究与设计
- 十进制算术运算是金融、商业和面向用户的计算等计算机应用领域中的需求。包含了十进制算术运算规范的IEEE754-2008浮点运算标准的制定使得十进制算术运算硬件单元的研究和实现成为国内外关注的热点。 论文对硬件实现冗余十...
- 董文雯
- 关键词：电路设计代码编写建模仿真
- 高性能并行全冗余十进制乘法器的设计被引量：2
- 2018年
- 商业计算、金融分析等领域对高精度计算的需求对硬件十进制运算提出了越来越高的要求.已有的全冗余十进制乘法器由于全冗余加法器的结构复杂,已经给其性能的提升造成了瓶颈.本文优化设计了基于超载十进制数集(Overloaded Decimal Digit Set,ODDS)的全冗余ODDS加法器以降低其复杂度,并设计了一种新的基于该加法器的十进制压缩树模块.本文在部分积产生模块采用有符号的基-10编码和冗余的二-十进制(Binary Coded Decimal,BCD)编码快速产生十进制部分积.在最终积产生模块采用优化的编码转换电路快速产生BCD-8421乘积.实验结果显示所设计的并行全冗余十进制乘法器速度较快、面积较小.
- 张柳崔晓平董文雯
- 关键词：乘法器十进制运算冗余编码
