您的位置： 专家智库 > >

王倩

作品数：2 被引量：3H指数：1
供职机构：浙江大学信息与电子工程学系电子电路与信息系统研究所更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信

主题

  • 1篇设计实现
  • 1篇自测试
  • 1篇内建自测试
  • 1篇高斯
  • 1篇高斯分布
  • 1篇FPGA
  • 1篇IP核
  • 1篇布线
  • 1篇测试技术

机构

  • 2篇浙江大学

作者

  • 2篇徐新民
  • 2篇王倩
  • 1篇洪波
  • 1篇严晓浪
  • 1篇尚丽娜

传媒

  • 1篇科技通报
  • 1篇电子与信息学...

年份

  • 2篇2006
共 2 条 记 录，以下是 1-2
全选 清除 导出
排序方式：
基于DBIST的IP核可测试设计实现
2006年
分析了全扫描和逻辑内置自测试这两种方法在芯片可测试设计应用中的利弊,并简要介绍了结合两者优点的DBIST方法和实现该方法的SynopsysSoCBIST工具。通过与全扫描产生结果的对比,指出了对IP核做可测试设计用DBIST方法所具备的测试时间短、测试文件小、测试覆盖率高、可做全速测试及易于在SoC系统中测试等显著优点。
徐新民王倩尚丽娜洪波
关键词：测试技术
FPGA布线通道分布对面积效率的影响研究被引量：3
2006年
该文提出了现场可编程门阵列(FPGA)布线通道不均匀分布对芯片面积的影响。引入几个典型的数学分布函数(高斯,正弦和三角分布),实现通道容量随函数分布变化的新FPGA结构。将这些结构的FPGA与传统的布线通道均匀分布的FPGA作比较,结果表明按照数学分布变化的布线通道分布结构比均匀分布情况下的面积效率要高。亦即通道分布的变化趋势是峰值位置位于芯片中央,即通道容量最大,从中间位置向边缘按函数变化趋势逐渐变小。
徐新民王倩严晓浪
关键词：FPGA布线高斯分布
全选 清除 导出
共1页<1>
聚类工具0