2024年8月22日
星期四
|
欢迎来到贵州省图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
王倩
作品数:
2
被引量:3
H指数:1
供职机构:
浙江大学信息与电子工程学系电子电路与信息系统研究所
更多>>
相关领域:
电子电信
更多>>
合作作者
徐新民
浙江大学信息与电子工程学系电子...
严晓浪
浙江大学电气工程学院超大规模集...
尚丽娜
浙江大学信息与电子工程学系电子...
洪波
浙江大学信息与电子工程学系电子...
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
2篇
中文期刊文章
领域
2篇
电子电信
主题
1篇
设计实现
1篇
自测试
1篇
内建自测试
1篇
高斯
1篇
高斯分布
1篇
FPGA
1篇
IP核
1篇
布线
1篇
测试技术
机构
2篇
浙江大学
作者
2篇
徐新民
2篇
王倩
1篇
洪波
1篇
严晓浪
1篇
尚丽娜
传媒
1篇
科技通报
1篇
电子与信息学...
年份
2篇
2006
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
基于DBIST的IP核可测试设计实现
2006年
分析了全扫描和逻辑内置自测试这两种方法在芯片可测试设计应用中的利弊,并简要介绍了结合两者优点的DBIST方法和实现该方法的SynopsysSoCBIST工具。通过与全扫描产生结果的对比,指出了对IP核做可测试设计用DBIST方法所具备的测试时间短、测试文件小、测试覆盖率高、可做全速测试及易于在SoC系统中测试等显著优点。
徐新民
王倩
尚丽娜
洪波
关键词:
测试技术
FPGA布线通道分布对面积效率的影响研究
被引量:3
2006年
该文提出了现场可编程门阵列(FPGA)布线通道不均匀分布对芯片面积的影响。引入几个典型的数学分布函数(高斯,正弦和三角分布),实现通道容量随函数分布变化的新FPGA结构。将这些结构的FPGA与传统的布线通道均匀分布的FPGA作比较,结果表明按照数学分布变化的布线通道分布结构比均匀分布情况下的面积效率要高。亦即通道分布的变化趋势是峰值位置位于芯片中央,即通道容量最大,从中间位置向边缘按函数变化趋势逐渐变小。
徐新民
王倩
严晓浪
关键词:
FPGA
布线
高斯分布
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张