您的位置: 专家智库 > >

韩少男

作品数:4 被引量:14H指数:3
供职机构:中国科学院微电子研究所更多>>
相关领域:电子电信更多>>

文献类型

  • 4篇中文期刊文章

领域

  • 4篇电子电信

主题

  • 3篇AES算法
  • 2篇加密
  • 2篇AES
  • 2篇ASIC
  • 1篇电路
  • 1篇切换
  • 1篇切换策略
  • 1篇总线
  • 1篇总线结构
  • 1篇加密解密
  • 1篇S-BOX
  • 1篇AES-12...
  • 1篇AHB
  • 1篇AHB总线
  • 1篇FIELD
  • 1篇GALOIS
  • 1篇MASTER
  • 1篇串行

机构

  • 4篇中国科学院微...

作者

  • 4篇李晓江
  • 4篇韩少男
  • 1篇黄璐

传媒

  • 2篇微电子学与计...
  • 2篇微电子学

年份

  • 4篇2010
4 条 记 录,以下是 1-4
排序方式:
一种小面积低功耗串行AES硬件加解密电路被引量:4
2010年
通过分析AES算法的基本原理,对AES算法中的子模块SubBytes和Mixcolumns的硬件电路实现方法进行优化,提出一种新的key硬件电路实现方式,并在key的实现电路中采用低功耗设计。与目前的大多数实现电路相比,该电路可以有效减小芯片面积,降低电路功耗。采用串行AES加密/解密电路结构,经综合仿真后,芯片面积为8 054门,最高工作频率为77.4 MHz,对128位数据加密的速率为225 Mbps,解密速率达到183 Mbps,可满足目前大部分无线传感网络数据交换速率的需求。
韩少男李晓江
关键词:AES算法ASIC
可兼容AES-128、AES-192、AES-256串行AES加密解密电路设计被引量:5
2010年
通过分析AES算法的基本原理,对算法中的AES-128、AES-192、AES-256三种不同的加密解密模式进行了综合设计,有效地利用了公共模块,与单个分别实施各个加密解密模式相比,大大减少了硬件电路面积.针对目前AES实现方法中的key产生模块进行了理论分析,提出了一种新的实现电路结构.设计出的串行AES硬件加密解密电路经综合后得到的芯片面积为31286门,最高工作频率为66MHz,可以满足目前的大部分无线传感网络的数据交换速率的需求.
韩少男李晓江
关键词:AES算法AES-128加密解密ASIC
基于AHB总线结构的master切换策略
2010年
通过分析基于AHB总线结构的master间传统的切换方法,提出了三种新的基于AHB总线结构的master间的切换方法,并给出了这些方法的关键电路的设计和仿真比较结果.对四种AHB总线master间的切换方法进行仿真,比较了各种方法的优劣,为在各种不同条件下,选择适当的master间的切换方法提供了详细依据.
韩少男黄璐李晓江
关键词:AHB总线
实现AES算法中S-BOX和INV-S-BOX的高效方法被引量:5
2010年
介绍了AES中的S-BOX和INV-S-BOX的算法原理,分析目前广泛使用的实现S-BOX和INV-S-BOX的三种方法:直接查表法,扩展欧几里德算法和基于复合域GF((22)2)2)的算法。对直接查表法和基于复合域GF((22)2)2)的算法进行改进,提出了两种改进电路结构。通过综合仿真,给出了按照上述方法实现的硬件电路的面积和关键路径上的时间延迟。结果表明,提出的两种新实现方法与传统实现方法相比,电路面积分别有28%和22%的优化。
韩少男李晓江
关键词:AES算法S-BOXGALOISFIELDFIELD
共1页<1>
聚类工具0