您的位置: 专家智库 > >

邓林江

作品数:2 被引量:3H指数:1
供职机构:重庆邮电大学通信与信息工程学院编码技术研究所更多>>
发文基金:教育部“新世纪优秀人才支持计划”国家自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信

主题

  • 1篇迭代
  • 1篇硬件
  • 1篇硬件实现
  • 1篇阵列
  • 1篇现场可编程
  • 1篇现场可编程逻...
  • 1篇可编程逻辑
  • 1篇可编程逻辑阵...
  • 1篇BM迭代算法
  • 1篇BM算法
  • 1篇FPGA

机构

  • 2篇重庆邮电大学

作者

  • 2篇陈黎明
  • 2篇邓林江
  • 1篇王琳

传媒

  • 1篇山西电子技术
  • 1篇重庆邮电大学...

年份

  • 1篇2009
  • 1篇2008
2 条 记 录,以下是 1-2
排序方式:
BM迭代算法的循环架构设计及实现被引量:3
2008年
BCH码的译码问题主要归结为一个关键方程的解决,即错误位置多项式的求解,BM迭代算法自1966年由Berlekamp-Massey提出以来经过不断改进,已经成为解决这一问题的成熟算法。提出了一种适合硬件实现的BM迭代算法的循环架构设计,并在此架构下分别实现了基于BM迭代算法和其简化算法的二元BCH(15,5)的FPGA译码器,显示出这一循环架构易于模块移植的优点。仿真结果表明:码组中任意不大于3 bit的随机错误都可以给予纠正。
陈黎明邓林江王琳
关键词:BM迭代算法现场可编程逻辑阵列
基于BM算法的BCH码的译码硬件实现
2009年
BCH码是一种理论上比较成熟的代数码型,在电力通信系统,GSM标准的语音和数据业务,以及卫星通信和数字广播通信(DVB-S2)等多个领域均有着广泛的应用。基于幂次运算,在线性反馈移位寄存器(LFSR)下实现了基于Berlekamp-Massey(BM)时域迭代译码算法的整个译码器构架,以及BM简化算法的硬件设计。通过计算机模拟仿真表明,两种算法的译码速率分别可达到32 Mbps,37Mbps。
邓林江陈黎明
关键词:FPGA
共1页<1>
聚类工具0