您的位置： 专家智库 > >

陈淑群

作品数：1 被引量：5H指数：1
供职机构：浙江大学电气工程学院更多>>
发文基金：国家高技术研究发展计划更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 1篇中文期刊文章

领域

  • 1篇电子电信

主题

  • 1篇树型
  • 1篇树型结构
  • 1篇全加器
  • 1篇滤波
  • 1篇滤波器
  • 1篇加数
  • 1篇高斯
  • 1篇高斯滤波
  • 1篇高斯滤波器
  • 1篇MUX

机构

  • 1篇浙江大学

作者

  • 1篇陈超
  • 1篇罗小华
  • 1篇陈淑群

传媒

  • 1篇浙江大学学报...

年份

  • 1篇2017
共 1 条 记 录，以下是 1-1
全选 清除 导出
排序方式：
基于现场可编程门阵列的高斯滤波算法优化实现被引量：5
2017年
针对传统高斯滤波算法硬件设计方法中关键路径较长、逻辑延时较大的问题,提出加数压缩的硬件优化实现方法.在高斯滤波算法优化实现过程中,采用移位操作来实现乘法与除法计算,避免使用乘法器与除法器.并引入保留进位加法器(CSA)、基于多路选择器(MUX)的4-2压缩器、加数压缩的树型结构,对9个加数进行3个层次的压缩.经过优化后,只需1个全加器便可得求和结果.结果表明,经过加数压缩设计可以达到缩短关键路径、减少逻辑延时的目标,使逻辑延时缩小32.48%,同时还极大节省所需加法器宏单元数,为后续图像处理模块提供更大的设计自由度.
陈超罗小华陈淑群俞国军
关键词：高斯滤波器全加器
全选 清除 导出
共1页<1>
聚类工具0