陈刚
- 作品数：11 被引量：0H指数：0
- 供职机构：中国电子科技集团第二十四研究所更多>>
- 相关领域：电子电信文化科学更多>>
- 防止带内噪声被放大至分频比的平方倍的下采样锁相环
- 本发明公开了一种防止带内噪声被放大至分频比的平方倍的下采样锁相环，它含有：下采样环路，其输出为环路锁定后压控振荡器的振荡频率，包括下采样型鉴相器、跨导型电荷泵、环路滤波器和、压控振荡器；锁频环路，包括、三态鉴频鉴相器、死...
- 季瑾月张瑞涛蒲杰丁一陈刚
- 文献传递
- 锁相环时钟抖动的仿真方法及系统
- 本发明提供一种锁相环时钟抖动的仿真方法及系统，适用于将锁相环内各个模块对应的噪声信息嵌入至电压域行为级模型，以获取锁相环的时钟抖动信号，该方法包括：步骤1，采用周斯稳态分析和周期性噪声分析处理锁相环内的各个模块，获取每个...
- 季瑾月张瑞涛蒲杰丁一陈刚
- 文献传递
- 用于带宽可重构滤波器的电阻自动校正方法及其电路
- 本发明公开了一种用于带宽可重构滤波器的电阻自动校正方法及其电路，所述电路包括比较器单元、校正电阻阵列、电阻控制逻辑单元、电阻映射逻辑单元以及映射电阻阵列。本发明解决了可调范围广的电阻精度问题，在传统二进制的电阻阵列的基础...
- 李飞陈凯让王友华张凌睿陈刚付东兵王健安陈光炳
- 一种符合JESD204C协议的并行FEC译码器
- 2023年
- 基于JESD204C协议,设计了一种适用于64B/66B链路层的并行FEC译码器。该电路采用64位并行处理方案,降低了电路对时钟频率的要求。针对协议使用的缩短(2074,2048)二进制循环码,设计了快速旋转电路,降低了电路设计的复杂度。使用Modelsim软件完成了功能验证,结果表明,译码器能够完成数据收发、纠错和报错等功能。采用了TSMC 65 nm标准数字工艺库,在Design Compiler平台上完成了逻辑综合,报告显示,译码器电路工作频率为500 MHz时,时间裕度为0.10 ns,单通道数据处理速度可达32 Gbit/s。
- 赵文飞王永禄陈刚
- 一种带增益控制的下采样型鉴相器及电荷泵电路
- 本发明公开了一种带增益控制的下采样型鉴相器及电荷泵电路，包括对压控振荡器输出的一对差分信号进行采样的两个采样保持电路，一个输出与参考信号互不交叠且脉冲宽度仅为参考信号周期的一部分的脉冲器；一个跨导型电荷泵。本发明中的跨导...
- 季瑾月张瑞涛蒲杰丁一陈刚
- 文献传递
- 自偏置电路
- 本发明提供一种自偏置电路，包括：偏置单元，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入恒定的电流源；复制单元电路，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；...
- 季瑾月张瑞涛蒲杰丁一陈刚
- 文献传递
- 减小电荷泵锁相环电路开关信号摆幅的电路和方法
- 本发明提供一种减小电荷泵锁相环电路开关信号摆幅的电路和方法，其中，所述电路包括电源电路单元，提供一工作电源；第一负荷电路单元，连接于所述电源电路单元，用于接入所述工作电源形成第一回路；第二负荷电路单元，连接于所述电源电路...
- 季瑾月张瑞涛蒲杰丁一陈刚
- 文献传递
- 自偏置电路
- 本发明提供一种自偏置电路，包括：偏置单元，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入恒定的电流源；复制单元电路，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；...
- 季瑾月张瑞涛蒲杰丁一陈刚
- 减小电荷泵锁相环电路开关信号摆幅的电路和方法
- 本发明提供一种减小电荷泵锁相环电路开关信号摆幅的电路和方法，其中，所述电路包括电源电路单元，提供一工作电源；第一负荷电路单元，连接于所述电源电路单元，用于接入所述工作电源形成第一回路；第二负荷电路单元，连接于所述电源电路...
- 季瑾月张瑞涛蒲杰丁一陈刚
- 用于带宽可重构滤波器的电阻自动校正方法及其电路
- 本发明公开了一种用于带宽可重构滤波器的电阻自动校正方法及其电路，所述电路包括比较器单元、校正电阻阵列、电阻控制逻辑单元、电阻映射逻辑单元以及映射电阻阵列。本发明解决了可调范围广的电阻精度问题，在传统二进制的电阻阵列的基础...
- 李飞陈凯让王友华张凌睿陈刚付东兵王健安陈光炳
