您的位置: 专家智库 > >

文献类型

  • 14篇期刊文章
  • 1篇学位论文

领域

  • 14篇电子电信
  • 1篇自动化与计算...

主题

  • 5篇时钟
  • 4篇时钟发生器
  • 4篇串行
  • 3篇电路
  • 3篇以太
  • 3篇以太网
  • 3篇线驱动器
  • 3篇功耗
  • 3篇串行数据
  • 2篇低功耗
  • 2篇多相时钟发生...
  • 2篇压控
  • 2篇压控振荡器
  • 2篇振荡器
  • 2篇时钟数据恢复
  • 2篇锁相
  • 2篇接收器
  • 2篇均衡器
  • 2篇蓝牙
  • 2篇发送

机构

  • 15篇复旦大学

作者

  • 15篇叶菁华
  • 14篇洪志良
  • 8篇陈一辉
  • 8篇郭淦
  • 7篇黄林
  • 3篇苏彦锋
  • 3篇朱臻
  • 3篇马德群
  • 2篇崔福良
  • 2篇黄煜梅
  • 1篇李丹
  • 1篇陈学峰
  • 1篇秦亚杰
  • 1篇王涛

传媒

  • 6篇Journa...
  • 3篇固体电子学研...
  • 2篇微电子学
  • 1篇系统工程与电...
  • 1篇通信学报
  • 1篇复旦学报(自...

年份

  • 5篇2005
  • 8篇2004
  • 2篇2003
15 条 记 录,以下是 1-10
排序方式:
一种512Kbit同步高速SRAM的设计被引量:4
2004年
设计了一种深亚微米 ,单片集成的 5 1 2 K( 1 6K× 32位 )高速静态存储器 ( SRAM)。该存储器可以作为IP核集成在片上系统中。存储器采用六管 CMOS存储单元、锁存器型敏感放大器和高速译码电路 ,以期达到最快的存取时间。该存储器用 0 .2 5μm五层金属单层多晶 N阱 CMOS工艺实现 ,芯片大小为 4.8mm× 3.8mm。测试结果表明 ,在 1 0 MHz的工作频率下 ,存储器的存取时间为 8ns,工作电流 7m A。
叶菁华陈一辉郭淦洪志良
关键词:静态存储器存取时间
蓝牙集成接收机中前端电路的设计被引量:4
2004年
介绍了一种蓝牙低中频接收机前端电路的设计,包括低噪声放大器(LNA)、Gilbert型混频器(Mixer)、有源复数滤波器(ACF)。利用改进的Gilbert型混频器,实现Mixer与ACF之间的直接电流耦合,避免Mixer与ACF之间需要引入的电压增益级,降低了系统功耗,同时也改善了Mixer的噪声性能。基于0.35μm工艺,对电路的仿真表明电路性能满足接收机的要求。
崔福良马德群叶菁华黄煜梅黄林洪志良
关键词:蓝牙接收机射频电路低功耗
一种适用于高速串行数据通信的发送器被引量:4
2003年
介绍了一种采用深亚微米 CMOS工艺实现的单片集成发送器的设计 .该发送器适用于高速串行硬盘接口 ,主要由时钟发生器、并串转换电路和片内阻抗匹配的线驱动器三大模块组成 .发送器采用 0 .18μm六层金属单层多晶N阱 CMOS工艺实现 ,芯片面积 1.3mm× 0 .78mm .测试结果表明时钟发生器可工作在 1.5 GHz的频率下 ,数据可以正常发送 .发送器总体功耗为 95 m W,输出共模电平 2 70 m V ,单端输出幅度 2 70 m V.
叶菁华陈一辉郭淦洪志良
关键词:发送器时钟发生器并串转换线驱动器
一种采用半速结构的CMOS串行数据收发器的设计被引量:2
2005年
设计了一种单片集成的CMOS串行数据收发器 .该收发器用于线上速率为 1 2 5Gb/s的千兆以太网中 ,全集成了发送和接收的功能 ,主要由时钟发生器、时钟数据恢复电路、并串 /串并转换电路、线驱动器和均衡器组成 .为了降低系统设计难度和电路功耗 ,收发器采用了半速率时钟结构 .电路采用 1 8V 0 18μm 1P6MCMOS数字工艺 ,芯片面积为 2 0mm× 1 9mm .经CadenceSpectre仿真验证以及流片测试 ,电路工作正常 。
黄林郭淦叶菁华陈一辉洪志良
关键词:收发器时钟发生器时钟数据恢复线驱动器均衡器
低功耗、全差分流水线操作CMOSA/D转换器被引量:10
2004年
提出一种基于运算跨导放大器共享技术的流水线操作 A/ D转换器体系结构 ,其优点是可以大幅度降低芯片的功耗和面积 .采用这种结构设计了一个 10位 2 0 MS/ s转换速率的全差分流水线操作 A/ D转换器 ,并用 CSMC0 .6 μm工艺实现 .测试结果表明 ,积分非线性为 1.95 L SB,微分非线性为 1.75 L SB;在 6 MHz/ s采样频率下 ,对1.84 MHz信号转换的无杂散动态范围为 5 5 .8d B;在 5 V工作电压、2 0 MHz/ s采样频率下 ,功耗为 6 5 m W.
朱臻马德群叶菁华洪志良
关键词:子模块
一种采用半速率时钟的1.25Gbit/s串行数据接收器的设计被引量:6
2004年
介绍了一种用于接收1.25Gbit/s不归零随机数据的吉比特以太网接收器的设计。该电路采用半速率时钟结构,目的是为了以较低的功耗和简单的结构适应高速数据流。本文介绍了电路的主要组成部分和工作原理,突出了关键模块的设计。电路采用1.8V 0.18祄 1P6M CMOS工艺,经SpectreS仿真验证以及流片测试,主要功能已经实现。
郭淦叶菁华黄林陈一辉苏彦锋洪志良
关键词:以太网时钟与数据恢复接收器均衡器压控振荡器
一种用于蓝牙系统的延迟锁相正交信号发生器被引量:2
2005年
提出了一种延迟锁相结构的正交信号发生器 ,用于蓝牙的射频信号收发电路。介绍的延迟锁相环路结构使电路性能具有良好的工艺变化不相关性 ,在很宽的频带范围内均可获得高性能的正交信号。电路采用单层多晶硅、四层金属、0 .3 5 μm CMOS数字工艺实现 ,仿真结果表明 :电路稳定工作在 2 .45 GHz频率下 ,在 1 40 MHz的输入信号频率变化范围内 ,输出的正交信号相位偏差低于 1°,幅度偏差小于 5 %。电路主要由有源器件构成 。
秦亚杰朱臻苏彦锋叶菁华陈一辉洪志良
关键词:正交信号
用于蓝牙收发机的低电压CMOS Gilbert混频器(英文)被引量:2
2004年
对已报道的 Gilbert混频器工作在低电压时存在的问题进行了分析 ,在此基础上 ,描述了利用改进的低电压设计技术 ,用于 2 .4 GHz蓝牙收发机的上混频器 /下混频器的设计 .利用适用于低电压工作的负反馈与电流镜技术提高上混频器的线性度 ;而通过采用折叠级联输出 ,增加了低电压时下混频器的设计自由度 ,从而降低了噪声 ,提高了转换增益 .基于 0 .35μm CMOS工艺技术 ,在 2 V电源电压下 ,对电路进行了仿真 .结果表明 :上混频器消耗的电流为 3m A,输入三阶截距点达到 2 0 d Bm ,输出的信号幅度为 87m V;下混频器消耗的电流为 3.5 m A,得到的转换增益是 2 0 d B,输入参考噪声电压是 6 .5 n V/ Hz,输入三阶截距点为 4 .4 d Bm.
崔福良马德群黄林叶菁华郭淦洪志良
关键词:低电压混频器
一种用于多通道10 Gbit以太网接口的CMOS3.125 Gb/s接收器(英文)
2005年
介绍了一种单片集成的3.125 Gb/s接收器的设计,它适用于IEEE 802.3ae四通道10 Gb/s以太网接口.电路采用了多相时钟结构和并行采样技术以降低电路速度要求.电荷泵采用了常跨导偏置技术以降低环路对工艺、电源电压和温度变化的敏感度.时钟数据恢复电路采用1/5速率时钟降低振荡器的设计难度,时钟恢复的同时完成1:5解串功能,降低了电路功耗.电路采用0.18μm CMOS工艺设计和仿真,总体功耗为95 mW,625 MHz恢复时钟的输出抖动小于75 ps,电路在3.125 Gb/s的数据率和各种工艺角下工作正确.
黄林叶菁华郭淦陈一辉洪志良
关键词:接收器多相时钟发生器鉴相器时钟数据恢复
一种用于模数转换器的高性能差分参考电压源被引量:3
2005年
介绍了一种可直接应用于模数转换器的低功耗、高性能差分参考电压源.它采用新型结构的带隙基准源产生高精度温度补偿的参考电流,参考电流通过跨导缓冲器直接转换成所需的差分参考电压.该差分电压精度高、温漂小、抗干扰能力强.电路选用TSMC0·18μmCMOS工艺实现,芯片面积为250μm×350μm.经测量,电路功耗为0·9mW,输出差分参考电压的平均温度系数为9·5×10-6K-1.
李丹叶菁华洪志良
关键词:带隙基准源温度补偿
共2页<12>
聚类工具0