张奉江
- 作品数：7 被引量：13H指数：3
- 供职机构：重庆邮电大学更多>>
- 相关领域：电子电信更多>>
- 16位A/D转换器时钟稳定电路的设计
- 随着电子技术的迅速发展，对电子产品精度和速度的要求不断提高。现代先进的电子系统中都包含A/D，D/A转换器，以利用先进的数字处理技术使产品性能更高。所以A/D转换器的性能成为影响到系统性能好坏的关键因素。而现在高性能的A...
- 张奉江
- 文献传递
- 用于高速ADC的低抖动时钟稳定电路被引量：3
- 2008年
- 介绍了一种用于高速ADC的低抖动时钟稳定电路。这个电路由延迟锁相环(DLL)来实现。这个DLL有两个功能:一是通过把一个时钟沿固定精确延迟半个周期,再与另一个沿组成一个新的时钟来调节时钟占空比到50%左右;二是调节时钟抖动。该电路采用0.35μm CMOS工艺,在Cadence Spectre环境下进行仿真验证,对一个8 bit、250 Msps采样率的ADC,常温下得到的时钟抖动小于0.25 ps rms(典型的均方根)。
- 张红周述涛张奉江张正璠
- 关键词：高速A/D转换器延迟锁相环时钟抖动
- 一种高速CMOS预放大锁存比较器被引量：1
- 2007年
- 介绍了一种适合于高速模数转换器(ADCs)的预放大-锁存(preamplifier-latch)CMOS比较器。此电路结构包括一个预放大器、锁存比较器和输出缓冲器。在预放大器和正反馈锁存比较器之间加入分离电路,以此来减少回扫(kickback)噪声对电路的影响。采用0.35μm标准CMOS工艺库,在Cadence环境下进行仿真,该比较器在时钟频率为500 MHz,采样频率为40 MHz的时候,可以达到30μV的精度,功耗大约为0.6 mW。
- 张奉江张红张正璠
- 关键词：模数转换器
- 一种低压低温度系数带隙基准电路设计
- 2007年
- 介绍了一种工作在3.3V电压下,适合于标准CMOS工艺的新型带隙基准电路。由于传统的带隙基准电路是利用三极管的短接电压VBE与热电压VT和kT/q乘积的和产生的。因此其VREF大约为1.25V,这就限制了低于1V的带隙输出电压。而新型带隙基准电路的输出电压大约为695mV,并可方便地减小或者增大。新型电路的输出电压在190℃的温度范围内的变化值只有1.5mV,它的温度系数大约只有8ppm/°C。
- 张奉江张红张正璠
- 关键词：带隙基准低压低温度系数基准电路
- 一种高性能共模反馈CMOS运算放大器被引量：4
- 2007年
- 介绍了一种具有高增益,高电源抑制比(CMRR)和大带宽的两级共源共栅运算放大器。此电路在两级共源共栅运算放大器的基础上增加共模反馈电路,以提高共模抑制比和增加电路的稳定性。电路采用0.35μm标准CMOS工艺库,在Cadence环境下进行仿真。结果显示,该放大器增益可达到101 dB,负载电容为10 pF时,单位增益带宽大约为163 MHz,共模抑制比可达101dB,电路功耗仅为0.5 mW。
- 张奉江吴贵能张红张正璠
- 关键词：共模反馈电路共模抑制比
- 高性能CMOS采样保持电路的设计被引量：3
- 2007年
- 给出了一种适合于高速模数转换器(ADCs)的高性能采样/保持电路的设计方法,该电路采用全差分结构、底板采样和高性能增益自举运算放大器来抑制电荷注入误差和时钟馈通误差,从而极大的减小了非线性误差,保证了较高的精度。
- 张奉江张红张正璠
- 关键词：AD转换器增益自举运算放大器
- 一种新型低抖动快速锁定时钟稳定电路被引量：2
- 2008年
- 介绍了一种新型低抖动快速锁定时钟稳定电路。该电路通过检测输入时钟信号的上升沿,产生一个尖峰脉冲和一个精确延迟半个周期的尖峰脉冲,共同组成一个稳定的低抖动时钟。该电路采用0.35μm标准CMOS工艺库,在Cadence环境下进行仿真,在100 MHz输入时钟频率下,输出时钟抖动为56 fs,电路的功耗仅有35 mW。
- 张奉江周述涛李儒章张正璠
- 关键词：时钟稳定电路模拟集成电路
