周述涛
- 作品数：15 被引量：20H指数：3
- 供职机构：中国电子科技集团第二十四研究所更多>>
- 相关领域：电子电信更多>>
- 一种用于半并行A／D转换器的比较器设计被引量：1
- 2010年
- 简要介绍了半并行结构的A/D转换器原理。针对该结构的A/D转换器,提出了一种能自动校零、迟滞、全差分输入及多级前置放大的比较器。解决了输入失调电压、噪声环境下单转换、电荷注入、带宽、转换速度等问题。给出了应用该比较器的0.6μm CMOS半并行A/D转换器的性能。结果表明,设计的比较器能使丰并行ADC的DNL和INL小于±0.5 LSB,SNR大于48dB。
- 徐鸣远周述涛朱璨沈晓峰
- 关键词：A/D转换器迟滞比较器
- 用于高速ADC的低抖动时钟稳定电路被引量：3
- 2008年
- 介绍了一种用于高速ADC的低抖动时钟稳定电路。这个电路由延迟锁相环(DLL)来实现。这个DLL有两个功能:一是通过把一个时钟沿固定精确延迟半个周期,再与另一个沿组成一个新的时钟来调节时钟占空比到50%左右;二是调节时钟抖动。该电路采用0.35μm CMOS工艺,在Cadence Spectre环境下进行仿真验证,对一个8 bit、250 Msps采样率的ADC,常温下得到的时钟抖动小于0.25 ps rms(典型的均方根)。
- 张红周述涛张奉江张正璠
- 关键词：高速A/D转换器延迟锁相环时钟抖动
- 高精度高速A/D转换器时钟稳定电路设计被引量：4
- 2006年
- 对高速A/D转换器(ADC)的结构及其时钟稳定电路的设计概念、研究对象进行了介绍,并对用于高速A/D转换器的时钟稳定电路进行了调研,从而提出了一种新的设计方法。
- 张红周述涛张管兴张正璠
- 关键词：时钟抖动
- 一种用于高速14位A/D转换器的采样/保持电路被引量：1
- 2009年
- 介绍了一种采用0.35μm CMOS工艺的开关电容结构采样/保持电路。电路采用差分单位增益结构,通过时序控制,降低了沟道注入电荷的影响;采用折叠共源共栅增益增强结构放大器,获得了要求的增益和带宽。经过电路模拟仿真,采样/保持电路在80MSPS、输入信号(Vpp)为2V、电源电压3V时,最大谐波失真为-90dB。该电路应用于一款80MSPS14位流水线结构A/D转换器。测试结果显示:A/D转换器的DNL为0.8/-0.9LSB,INL为3.1/-3.7LSB,SNR为70.2dB,SFDR为89.3dB。
- 周述涛肖坤光王育新徐鸣远朱粲
- 关键词：A/D转换器开关电容电路CMOS工艺
- 采用双R-2R电阻网络结构的12位电压型D/A转换器
- 2009年
- 介绍了采用双R-2R电阻网络结构实现12位电压输出型D/A转换器的设计及激光修调方案。重点分析了运放失调电压对双R-2R电阻网络结构D/A转换器线性误差的影响,并与其他常见的实现双极性电压输出的R-2R电阻网络结构进行比较,给出了理论估计和仿真结果。采用双R-2R电阻网络实现的12位D/A转换器芯片(不包括运放)在带CrSi电阻的8μmCMOS工艺上流片和修调测试。电阻网络芯片和运放芯片采用厚膜混合工艺组装,实现电压输出D/A转换器功能。测试结果显示,设计的电路达到了预期目标。
- 张俊安周述涛张正平李儒章高煜寒
- 一种8位250 MHz采样保持电路的设计被引量：2
- 2006年
- 介绍了一种采用0.35μm BiCMOS工艺的双路双差分采样保持电路。该电路分辨率为8位,采样率达到250 MSPS。该电路新颖的特点为利用交替工作方式,降低了电路对速度的要求。经过电路模拟仿真,在250 MSPS,输入信号为Vp-p=1 V,电源电压3.3 V时,信噪比(SNR)为55.8 dB,积分线性误差(INL)和微分线性误差(DNL)均小于8位A/D转换器的±0.2 LSB,电源电流为28 mA。样品测试结果:SNR为47.6 dB,INL、DNL小于8位A/D转换器的±0.8 LSB。
- 周秀兰肖坤光王永禄周述涛张正璠
- 关键词：采样保持电路A/D转换器D/A转换器
- 高速A/D转换器用输出模式电路
- 本发明涉及一种高速A/D转换器用输出模式电路，包括一个双路分配器，由输入控制电平的高低对来自A/D转换器内部的一位数据选择其数据输出端，向五个D型主从触发器连成的CMOS并行输出和CMOS交替输出电路、CMOS-LVDS...
- 王永禄周述涛肖坤光
- 文献传递
- 高速A/D转换器用输出模式电路
- 本发明涉及一种高速A/D转换器用输出模式电路，包括一个双路分配器，由输入控制电平的高低对来自A/D转换器内部的一位数据选择其数据输出端，向五个D型主从触发器连成的CMOS并行输出和CMOS交替输出电路、CMOS－LVDS...
- 王永禄周述涛肖坤光
- 文献传递
- 一种CMOS主从式采样保持电路
- 本发明提供一种CMOS主从式采样保持电路，包括输入缓冲放大器，接收和缓冲外部输入的模拟信号，并驱动主采样保持电路；主采样保持电路，采样保持输入缓冲放大器的输出信号，并输出第一采样信号；级间缓冲放大器，接收和缓冲第一采样信...
- 胡蓉彬胡刚毅蒋和全王永禄张正平付东兵王健安王育新周述涛
- 一种超低功耗5GHz双模预置分频器被引量：4
- 2006年
- 介绍了一种改进型的超高速、低功耗双模预置分频器（÷64／65、÷128／129）。该预置分频器采用0．35μmBiCMOS工艺制作，在3．5V电源电压下最高工作频率达5GHz，电源电流为4mA，电源电压3．3V时最高工作频率达4．8GHz。预置分频器工作在0．5～5GHz频率范围内输入灵敏度小于一20dBm，工作在-55～125℃温度范围，最高频率达4．5GHz。
- 王永禄杨毓军周述涛
- 关键词：触发器低功耗电路预置分频器ECL电路
