您的位置: 专家智库 > >

常晓涛

作品数:8 被引量:16H指数:3
供职机构:中国科学院计算技术研究所更多>>
发文基金:国家高技术研究发展计划更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 3篇期刊文章
  • 2篇专利
  • 1篇学位论文
  • 1篇会议论文
  • 1篇科技成果

领域

  • 5篇自动化与计算...
  • 1篇电子电信

主题

  • 7篇功耗
  • 4篇低功耗
  • 4篇低功耗设计
  • 4篇时钟
  • 4篇漏电功耗
  • 4篇功耗设计
  • 3篇片上系统
  • 3篇门控时钟
  • 3篇IP核
  • 2篇动态功耗
  • 2篇知识产权核
  • 2篇逻辑功能
  • 2篇功能模块
  • 2篇核设计
  • 2篇IP核设计
  • 1篇多核
  • 1篇异构
  • 1篇异构多核
  • 1篇时钟树
  • 1篇嵌入式

机构

  • 8篇中国科学院
  • 2篇中国科学院研...
  • 1篇中国铁道科学...

作者

  • 8篇常晓涛
  • 6篇张志敏
  • 4篇张明明
  • 3篇韩银和
  • 2篇艾霞
  • 1篇孟海波
  • 1篇王鑫
  • 1篇傅亮
  • 1篇范东睿
  • 1篇梅张雄
  • 1篇潘杰
  • 1篇金鸿玲

传媒

  • 1篇计算机研究与...
  • 1篇计算机学报
  • 1篇计算机工程
  • 1篇中国科学院计...

年份

  • 1篇2008
  • 3篇2007
  • 3篇2006
  • 1篇2004
8 条 记 录,以下是 1-8
排序方式:
片上系统功耗优化技术研究
随着集成电路进入SoC时代,功耗问题对芯片设计提出了严峻的挑战.功耗限制了移动计算设备的电池使用时间,消耗了巨大的电能,增加了芯片和系统的设计与维护成本,极大地影响了芯片工作的稳定性,并限制了SoC性能的进一步提高.单纯...
常晓涛
关键词:片上系统功耗分析漏电功耗门控时钟可重构CACHE异构多核
文献传递
用于片上系统中知识产权核和功能模块的功耗降低方法
本发明公开了一种SoC中各种知识产权核和功能模块的功耗降低方法。包括:a)将原始功能模块的所有状态分为两类——“空闲”态和“工作”态;b)提供一个逻辑电路与所述原始功能模块连接构成新的低功耗功能模块,该逻辑电路完成如下逻...
常晓涛张明明艾霞张志敏
文献传递
基于时钟树功耗预提取的SoC功耗估计方法被引量:5
2006年
精确评估系统芯片(System-on-a-Chip)在各种不同工作状态下的功耗需要仿真不同的向量集。评估过程中很大一部分计算花费在时钟树功耗上。通过对芯片功能的分析,可以将时钟树功耗单独提取并加以计算,然后只需要每次计算出芯片其它部分在各种工作状态下的功耗,即可得到系统的总功耗。在“中科SoC”设计中的实践可以看出,该方法同传统方法相比可以节省10%以上的计算时间和大约13%的磁盘存储空间,而功耗估计偏差不到0.1%。
常晓涛张志敏王鑫
关键词:系统芯片功耗估计低功耗设计时钟树
应用输入向量控制技术降低漏电功耗的快速算法被引量:3
2006年
随着工艺的发展,为保证电路的性能和噪声容限必须降低阈值电压,这将导致漏电流呈指数增长,漏电功耗因而将逐渐超过动态功耗占据主导地位.CMOS的堆栈效应导致电路在不同向量下的静态功耗不同,因此在电路进入睡眠状态时使用输入向量控制技术是一种低功耗设计的有效方法,如何快速找到一个可降低电路漏电功耗的向量就成了问题的关键.介绍了一种在给定向量集合中查找低功耗向量的快速算法——基于概率传递的标记算法,并为此开发了一个事件驱动的门级组合电路仿真器.通过对ISCAS和龙芯处理器电路的实验结果表明,该算法同传统方法比较可以提高性能3.4倍,误差率仅约0.14%.
常晓涛范东睿韩银和张志敏
关键词:漏电功耗低功耗设计
用于片上系统中知识产权核和功能模块的功耗降低方法
本发明公开了一种SoC中各种知识产权核和功能模块的功耗降低方法。包括:a)将原始功能模块的所有状态分为两类——“空闲”态和“工作”态;b)提供一个逻辑电路与所述原始功能模块连接构成新的低功耗功能模块,该逻辑电路完成如下逻...
常晓涛张明明艾霞张志敏
文献传递
高速32位嵌入式CPU开发
张志敏金鸿玲梅张雄傅亮常晓涛孟海波潘杰
中科SOC在863项目“高速32位嵌入式CPU开发”的基础上研究L*BUS(由ASB、OEB和DCR三总线组成)总线仲裁和互连机制,将龙芯1号CPU IP核化,并开发接口IP核(SDRAM接口、PCI总线接口、Local...
关键词:
关键词:IP核嵌入式处理器系统集成
应用于片上系统中低功耗IP核设计的自适应门控时钟技术
门控时钟技术一直以来是降低芯片动态功耗的有效方法.本文结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻...
常晓涛张明明韩银和
关键词:门控时钟IP核片上系统低功耗设计
文献传递
应用于片上系统中低功耗IP核设计的自适应门控时钟技术被引量:8
2007年
门控时钟技术一直以来是降低芯片动态功耗的有效方法.文章结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻辑就可以方便应用于IP核的自适应门控时钟技术.这种技术在不影响性能的前提下,可以根据IP核的应用状况自动开关时钟,不但可以降低动态功耗,还可以结合门控电源技术降低漏电功耗.对一款真实SoC中浮点IP核的改造实验表明,在不降低性能的前提下,可以平均降低62.2%的动态功耗,同时理论上平均降低70.9%的漏电功耗.
常晓涛张明明张志敏韩银和
关键词:门控时钟IP核片上系统低功耗设计
共1页<1>
聚类工具0