张明明
- 作品数：5 被引量：8H指数：1
- 供职机构：中国科学院计算技术研究所更多>>
- 发文基金：国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 聚芯SoC中CPU核的低功耗优化技术研究
- 随着集成电路规模的不断扩大、集成度的不断提高,高速度高性能芯片的功耗成为日益突出的问题.保持系统性能的同时降低功耗已经成为集成电路设计面临的新挑战,特别是随着移动设备的广泛应用,功耗问题已经成为了微处理器设计的一个主要障...
- 张明明
- 关键词：CPU核低功耗优化CACHE门控时钟
- 文献传递
- 用于片上系统中知识产权核和功能模块的功耗降低方法
- 本发明公开了一种SoC中各种知识产权核和功能模块的功耗降低方法。包括：a)将原始功能模块的所有状态分为两类——“空闲”态和“工作”态；b)提供一个逻辑电路与所述原始功能模块连接构成新的低功耗功能模块，该逻辑电路完成如下逻...
- 常晓涛张明明艾霞张志敏
- 文献传递
- 应用于片上系统中低功耗IP核设计的自适应门控时钟技术被引量：8
- 2007年
- 门控时钟技术一直以来是降低芯片动态功耗的有效方法.文章结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻辑就可以方便应用于IP核的自适应门控时钟技术.这种技术在不影响性能的前提下,可以根据IP核的应用状况自动开关时钟,不但可以降低动态功耗,还可以结合门控电源技术降低漏电功耗.对一款真实SoC中浮点IP核的改造实验表明,在不降低性能的前提下,可以平均降低62.2%的动态功耗,同时理论上平均降低70.9%的漏电功耗.
- 常晓涛张明明张志敏韩银和
- 关键词：门控时钟IP核片上系统低功耗设计
- 应用于片上系统中低功耗IP核设计的自适应门控时钟技术
- 门控时钟技术一直以来是降低芯片动态功耗的有效方法.本文结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻...
- 常晓涛张明明韩银和
- 关键词：门控时钟IP核片上系统低功耗设计
- 文献传递
- 用于片上系统中知识产权核和功能模块的功耗降低方法
- 本发明公开了一种SoC中各种知识产权核和功能模块的功耗降低方法。包括：a)将原始功能模块的所有状态分为两类——“空闲”态和“工作”态；b)提供一个逻辑电路与所述原始功能模块连接构成新的低功耗功能模块，该逻辑电路完成如下逻...
- 常晓涛张明明艾霞张志敏
- 文献传递
