您的位置： 专家智库 > >

丁健

作品数：3 被引量：0H指数：0
供职机构：中国科学院电子学研究所更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 2篇专利
  • 1篇期刊文章

领域

  • 1篇电子电信
  • 1篇自动化与计算...

主题

  • 3篇FPGA
  • 2篇读操作
  • 2篇读写
  • 2篇回读
  • 2篇存储器
  • 1篇单粒子
  • 1篇单粒子翻转
  • 1篇阵列
  • 1篇嵌入式
  • 1篇嵌入式DSP
  • 1篇现场可编程
  • 1篇现场可编程逻...
  • 1篇可编程逻辑
  • 1篇可编程逻辑门...
  • 1篇控制器
  • 1篇控制器设计
  • 1篇IP设计

机构

  • 3篇中国科学院电...
  • 1篇中国科学院

作者

  • 3篇丁健
  • 3篇杨海钢
  • 2篇支天
  • 2篇李悦
  • 2篇李天文
  • 2篇秋小强
  • 2篇贾海涛
  • 2篇蔡刚
  • 2篇方钊
  • 2篇舒毅
  • 1篇王楠
  • 1篇黄志洪
  • 1篇王楠

传媒

  • 1篇太赫兹科学与...

年份

  • 1篇2017
  • 1篇2016
  • 1篇2014
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
一种支持高效加法的FPGA嵌入式DSP IP设计
2017年
提出了一种支持可变位宽高效加法的现场可编程逻辑门阵列(FPGA)嵌入式数字信号处理(DSP)单元知识产权(IP)硬核结构,相比于Altera公司的Stratix-Ⅲ DSP结构,基于本文提出的优化结构可以更高效地实现加法、乘加以及累加等多种应用。利用软件对不同数据类型和位宽的输入实现数据预处理,减小了硬件资源的开销,并进一步提升了电路性能。同时在DSP结构中加入了乘法旁路器和二级符号位扩展的加法电路,在减小DSP实现面积的同时,支持超高位宽、高速的流水线型加法运算,扩展了DSP的应用范围。采用TSMC 55 nm标准CMOS工艺设计并完成了所提出的DSP IP核的电路实现,可实现包括72位可变位宽加法及36位可变位宽乘法等在内的9种运算模式。
王楠王楠黄志洪杨海钢
关键词：嵌入式DSP
一种片外配置和回读FPGA装置
本发明提出一种片外配置和回读FPGA装置，具有片内配置回读和片外配置回读两种模式；其包括FPGA芯片和片外配置控制器，其中所述FPGA芯片包括：片内配置控制器，其用于在片内配置回读模式下对所述FPGA芯片进行配置和回读操...
蔡刚杨海钢舒毅贾海涛方钊支天李天文李悦丁健秋小强
文献传递
一种片外配置和回读FPGA装置
本发明提出一种片外配置和回读FPGA装置，具有片内配置回读和片外配置回读两种模式；其包括FPGA芯片和片外配置控制器，其中所述FPGA芯片包括：片内配置控制器，其用于在片内配置回读模式下对所述FPGA芯片进行配置和回读操...
蔡刚杨海钢舒毅贾海涛方钊支天李天文李悦丁健秋小强
文献传递
全选 清除 导出
共1页<1>
聚类工具0