您的位置： 专家智库 > >

洪玲伟

作品数：7 被引量：0H指数：0
供职机构：杭州电子科技大学更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 5篇专利
  • 1篇学位论文

领域

  • 2篇电子电信

主题

  • 3篇终端
  • 3篇终端技术
  • 3篇硅膜
  • 3篇厚膜
  • 3篇SOI_LD...
  • 3篇掺杂
  • 2篇电力
  • 2篇电力电子
  • 2篇电力电子系统
  • 2篇电路
  • 2篇智能功率集成...
  • 2篇射频
  • 2篇系统可靠性
  • 2篇芯片
  • 2篇芯片面积
  • 2篇抗ESD
  • 2篇可靠性
  • 2篇集成电路
  • 2篇高压器件
  • 2篇功率集成

机构

  • 6篇杭州电子科技...

作者

  • 6篇洪玲伟
  • 5篇张海鹏
  • 3篇齐瑞生
  • 2篇章红芳
  • 2篇孟晓
  • 2篇李俊杰
  • 2篇余育新

年份

  • 1篇2015
  • 1篇2013
  • 2篇2011
  • 2篇2010
共 7 条 记 录，以下是 1-6
全选 清除 导出
排序方式：
用于横向高压器件和智能功率集成电路的厚膜SOI材料
本发明涉及一种用于横向高压器件和智能功率集成电路的厚膜SOI材料。本发明依次包括半导体衬底、薄隐埋氧化层、P型硅隐埋层和N型顶层硅膜。半导体衬底和N型顶层硅膜中的杂质为均匀分布；半导体衬底厚度为100～300μm，掺杂硼...
张海鹏齐瑞生洪玲伟
抗ESD集成SOI LDMOS器件单元的制作方法
本发明涉及一种抗ESD集成SOILDMOS器件单元的制作方法。现有方法制作的成SOILDMOS器件系统重量大、成本高，且可靠性低。本发明采用五次氧化，九次光刻制作出具有集成抗ESD结构和功能的SOILDMOS器件单元。本...
张海鹏余育新洪玲伟孟晓李俊杰朱仁根章红芳
文献传递
一种厚膜SOI结构
本实用新型涉及一种厚膜SOI结构。本实用新型依次包括半导体衬底、薄隐埋氧化层、P型硅隐埋层和N型顶层硅膜。半导体衬底和N型顶层硅膜中的杂质为均匀分布；半导体衬底厚度为100～300μm，掺杂硼浓度为10<Sup>13</...
张海鹏齐瑞生洪玲伟
文献传递
抗ESD集成SOI LDMOS器件单元的制作方法
本发明涉及一种抗ESD集成SOI LDMOS器件单元的制作方法。现有方法制作的成SOI LDMOS器件系统重量大、成本高，且可靠性低。本发明采用五次氧化，九次光刻制作出具有集成抗ESD结构和功能的SOI LDMOS器件单...
张海鹏余育新洪玲伟孟晓李俊杰朱仁根章红芳
文献传递
SOI LDMOS相阵控CCD阵列研究
自从1969年Y.Tarui等人提出LDMOS结构以来，因其为单极型器件，不受少子存储效应的影响，与存储电荷相关的延迟大大减小，与双极型器件相比，LDMOS具有较快的开关速度和较高的截至频率，最初在功率电子学领域作为开关...
洪玲伟
关键词：相控阵
文献传递
用于横向高压器件和智能功率集成电路的厚膜SOI材料
本发明涉及一种用于横向高压器件和智能功率集成电路的厚膜SOI材料。本发明依次包括半导体衬底、薄隐埋氧化层、P型硅隐埋层和N型顶层硅膜。半导体衬底和N型顶层硅膜中的杂质为均匀分布；半导体衬底厚度为100～300μm，掺杂硼...
张海鹏齐瑞生洪玲伟
文献传递
全选 清除 导出
共1页<1>
聚类工具0