您的位置: 专家智库 > >

白广治

作品数:5 被引量:4H指数:2
供职机构:中国工程物理研究院电子工程研究所更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 3篇期刊文章
  • 1篇学位论文
  • 1篇会议论文

领域

  • 5篇自动化与计算...
  • 1篇电子电信

主题

  • 3篇FPGA
  • 2篇单片
  • 2篇单片机
  • 2篇阵列
  • 2篇中央处理器
  • 2篇现场可编程
  • 2篇现场可编程门...
  • 2篇门阵列
  • 2篇可编程门阵列
  • 2篇FPGA实现
  • 2篇IC
  • 2篇IP
  • 2篇处理器
  • 1篇以太
  • 1篇以太网
  • 1篇指令集
  • 1篇指令集计算机
  • 1篇十六位单片机
  • 1篇片上系统
  • 1篇千兆

机构

  • 4篇中国工程物理...
  • 1篇中国工程物理...

作者

  • 5篇白广治
  • 4篇陈泉根
  • 2篇许晏
  • 1篇朱佳齐

传媒

  • 1篇微计算机信息
  • 1篇单片机与嵌入...
  • 1篇信息与电子工...

年份

  • 1篇2012
  • 1篇2007
  • 3篇2006
5 条 记 录,以下是 1-5
排序方式:
十六位RISCCPU的FPGA实现
精简指令集计算机(RISC)CPU在通信、控制等领域得到广泛应用。对RISCPU进行研究,采用自上向下的设计方法进行设计,用硬件描述语言Verilog进行代码编写,并对编写的 RISC—CPU代码进行仿真验证和FPGA验...
白广治陈泉根
关键词:中央处理器精简指令集计算机现场可编程门阵列
80196单片机IP研究与实现
随着集成电路的快速发展,SoC已成为超大规模集成电路的发展趋势和新世纪集成电路的主流。SoC的设计实现基于其电路高复杂性、缩短开发周期以及降低成本的要求,其设计必须采用基于IP复用的设计方法。IP核的开发是SoC这种设计...
白广治
关键词:IPICSOCFPGA单片机
文献传递
16位中央处理器设计与现场可编程门阵列实现
2007年
为了自主开发中央处理器(Central Processing Unit,CPU),对16位CPU进行了研究,提出了以执行周期尽量最少的译码执行方式,采用Top-Down的方法进行设计,用硬件描述语言Verilog进行代码编写,并对编写的CPU代码进行仿真验证和现场可编程门阵列(Field Programmable Gate Array,FPGA)验证。结果表明,该CPU运行效率较INTEL等通用CPU有较大提高。该自主CPU可以作为IP核进行FPGA应用,也可进行SoC设计应用。
白广治陈泉根
关键词:中央处理器现场可编程门阵列IP核VERILOG
十六位单片机IP研究与FPGA实现被引量:2
2006年
随着集成电路IC的快速发展,SoC已成为超大规模集成电路的发展趋势和新世纪集成电路的主流。由于其电路具有高复杂性,为了满足缩短开发周期和降低成本的要求,SoC的设计实现必须采用基于IP复用的设计方法。IP核的开发是SoC这种设计方法的关键和基础。本文主要以现在广为使用、功能强大的十六位单片机为模型,介绍可复用IP核的设计方法和流程,采用Verilog硬件描述语言,并用FPGA实现。
白广治陈泉根许晏
关键词:IPIC片上系统FPGA单片机
基于FPGA的嵌入式串行千兆以太网设计被引量:2
2012年
本设计以Xilinx FPGA为核心芯片,利用内嵌硬核处理器PowerPC、嵌入式操作系统Xilkernel和LwIP协议功能函数,完成嵌入式串行千兆以太网系统的设计。本设计能够满足以太网通信对高速数据传输的要求,同时在电路设计时,具有PCB布线简单以及信号完整性好等优点。
朱佳齐白广治许晏陈泉根
关键词:千兆以太网FPGA
共1页<1>
聚类工具0