您的位置: 专家智库 > >

文献类型

  • 6篇期刊文章
  • 4篇专利

领域

  • 8篇电子电信

主题

  • 3篇电路
  • 2篇单粒子
  • 2篇源区
  • 2篇总剂量
  • 2篇总剂量辐射
  • 2篇隔离栅
  • 2篇沟道
  • 2篇版图
  • 2篇SOI工艺
  • 2篇ESD
  • 2篇场区
  • 1篇单粒子效应
  • 1篇单元库
  • 1篇电压
  • 1篇端口
  • 1篇载流子
  • 1篇栅控
  • 1篇栅控二极管
  • 1篇三极管
  • 1篇输出端

机构

  • 10篇中国电子科技...

作者

  • 10篇周晓彬
  • 3篇周昕杰
  • 3篇高国平
  • 3篇陈菊
  • 2篇罗静
  • 2篇胡永强
  • 2篇米丹
  • 2篇姚进
  • 1篇徐大为
  • 1篇李博
  • 1篇田海燕
  • 1篇王栋
  • 1篇曹燕杰
  • 1篇刘永灿
  • 1篇陈瑶
  • 1篇胡庆成

传媒

  • 6篇电子与封装

年份

  • 2篇2023
  • 1篇2019
  • 1篇2018
  • 2篇2016
  • 2篇2015
  • 2篇2014
10 条 记 录,以下是 1-10
排序方式:
电路级热载流子效应仿真研究被引量:1
2014年
随着集成电路制造工艺的不断进步,沟道长度、结深、栅氧厚度等特征尺寸不断减小,而电路的电源电压没有按比例减小,易造成MOSFET的电流-电压特性退化,需要提前在设计阶段加以考虑。对电路长期可靠性问题中的热载流子效应(HCI)进行了仿真研究。
高国平曹燕杰周晓彬陈菊
关键词:热载流子效应MOSFETIC
基于SOI工艺集成电路ESD保护网络分析与设计
2014年
由于SOI(Silicon-On-Insulator)工艺采用氧化物进行全介质隔离,而氧化物是热的不良导体,因此SOI ESD器件的散热问题使得SOI电路的ESD保护与设计遇到了新的挑战。阐述了一款基于部分耗尽SOI(PD SOI)工艺的数字信号处理电路(DSP)的ESD设计理念和方法,并且通过ESD测试、TLP分析等方法对其ESD保护网络进行分析,找出ESD网络设计的薄弱环节。通过对ESD器件与保护网络的设计优化,并经流片及实验验证,较大幅度地提高了电路的ESD保护性能。
胡永强周晓彬
关键词:集成电路可靠性
一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构
本发明公开一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构,属于集成电路领域,包括p型半导体衬底、设置在p型半导体衬底上的有源区、设置在有源区上的栅端、设置在中部的n<Sup>+</Sup>注入区、设置在外围的p<Su...
米丹周昕杰周晓彬殷亚楠郭风岐
抗辐照标准单元库验证方法研究
2015年
对抗辐照单元库的验证方法进行研究。以0.5μm抗辐照单元库为例,研究抗辐射单元库的验证方法。设计了一款验证电路,对单元库进行验证,单元库功能和性能满足设计要求,抗辐射能力达到500 krad(Si)。
徐大为姚进胡永强刘永灿周晓彬陈菊
关键词:SOI
一种高速LVDS接收电路的设计
2016年
提出了一种内置失效保护功能的高速低压差分信号(Low Voltage Differential Signaling,LVDS)接收电路。该电路不仅解决了传统电路结构在电源电压3 V或更低时不能满足LVDS标准规定的输入共模电压范围内(0.05~2.35 V)稳定工作的问题,而且还可以直接作为LVDS接口电路的输入级使用,节省了外接保护电路。基于SMIC 0.18μm CMOS工艺模型库,用spectre进行仿真,在输入共模电压范围内工作稳定,传输速率达到1 Gbps。
胡庆成贺凌炜周晓彬
关键词:LVDS接收电路共模电压
一种双向耐高压的ESD保护器件结构
本发明涉及一种双向耐高压的ESD保护器件结构,该ESD保护器件包括衬底,还包括闭合的NWELL环和一整块DNWELL,闭合的NWELL环底部与DNWELL相连,将衬底表面的部分区域隔离出来,形成独立区域;在独立区域上进行...
李博高国平罗静王栋周晓彬
文献传递
数字电路抗单粒子瞬态效应的最小尺寸设计
2015年
随着体硅CMOS电路工艺的不断缩小,数字电路在空间中使用时受到的单粒子效应越发严重。特别是高频电路,单粒子瞬态效应会使电路功能完全失效。提出了一种基于电路尺寸计算的抗单粒子瞬态效应的设计方法,主要思想是通过辐射对电路造成的最坏特性,设计电路中MOS管的尺寸,使电路在系统开销和降低软错误率之间达到一个平衡。从单粒子效应电流模型入手,计算出单粒子效应在电路中产生的电荷数,得出为抵消单粒子效应产生的电荷需要多大的电容,再折算到器件电容上,最终得到器件的尺寸。此工作为以后研制抗辐射数字电路奠定了基础,提供了良好的借鉴。
田海燕周晓彬陈菊
关键词:抗辐射加固数字电路
基于PD‑SOI工艺的高ESD耐受能力的输出结构
本发明涉及基于PD‑SOI工艺的高ESD耐受能力的输出结构,包括第一NMOS管N1、第二NMOS管N2和PMOS管P1,当输出结构用在输出端口时,第一NMOS管N1的漏端和PMOS管P1的漏端与输出端口相连,PMOS管P...
高国平周晓彬贺凌炜罗静
文献传递
0.13μm全耗尽绝缘体上硅晶体管单粒子效应仿真研究被引量:2
2019年
利用计算机辅助设计Silvaco TCAD仿真工具,研究了0.13μm全耗尽绝缘体上硅(FD-SOI)晶体管单粒子瞬态效应,分析了不同线性能量转移(LET)、单粒子入射位置和工作偏置状态对单粒子瞬态的影响。结果表明,LET值的增加会影响沟道电流宽度,加大单粒子瞬态峰值及脉冲宽度。受入射位置的影响,由于栅极中央收集的电荷最多,FD-SOI器件的栅极中央附近区域单粒子瞬态效应最敏感。单粒子瞬态与器件工作偏置状态有很强的相关性,器件处于不同工作偏置状态下,关态偏置受单粒子效应影响最大,开态偏置具有最小的瞬态电流峰值和脉宽。
花正勇马艺珂殷亚楠周昕杰陈瑶姚进周晓彬
关键词:FD-SOI单粒子LET偏置
一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构
本发明公开一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构,属于集成电路领域,包括p型半导体衬底、设置在p型半导体衬底上的有源区、设置在有源区上的栅端、设置在中部的n<Sup>+</Sup>注入区、设置在外围的p<Su...
米丹周昕杰周晓彬殷亚楠郭风岐
共1页<1>
聚类工具0