叶建武
- 作品数：7 被引量：15H指数：2
- 供职机构：东方通信股份有限公司更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- FPGA的AES高速处理模型设计被引量：1
- 2012年
- 为了提高AES的处理速度,提出了AES的全流水线设计思想.通过对全流水线路径上相应MEM资源和逻辑资源的深入分析,找出制约数据块工作效率的因素,采用双通道运算模型,创建各流水线节点的高速模型,实现AES的全流水线设计.实验结果表明:在EP4CE40F29C8的FPGA芯片上执行AES加解密运算,其吞吐量达到7.2 Gbps.在全流水线架构下,双通道的设计思想使得流水线上的所有数据块处于高效工作状态,系统在低成本的前提下实现了性能的大幅提高.
- 韩津生林家骏叶建武周文锦
- 关键词：AES双通道
- FPGA的Linux口令密码高速破解模型设计被引量：1
- 2012年
- 为了提高linux口令密码的破解速度,提出了基于数据流的破解核设计思想。对linux核心破解模块MD5核算法结构进行深入分析,设计了3种破解模型,并对其ALMs资源消耗和处理速度进行理论分析。在全流水线结构下,按照基于数据流的设计思想,设计linux破解核,实现linux口令密码的高速破解。实验结果表明:在EP3SE50F484C4的FPGA芯片上破解linux口令,其破解速度达到24.95×104个/s。在全流水线架构下,基于数据流的设计思想使得流水线上的所有数据块处于高效工作状态,Linux破解速度大幅提高。
- 韩津生林家骏周文锦叶建武
- 关键词：LINUX口令破解数据流
- 锁相环基准信号切换性能的改进方法
- 本发明提供了一种锁相环基准信号切换性能的改进方法。它包括以下步骤：接收基准信号、接收基准信号并计算基准信号之间的相位差值且将相位差值结果存储、读取该相位差值并存储、读取锁相环中数字环路滤波控制器发出的基准选择控制信号值并...
- 龚一航成晓雄周巍叶建武
- 文献传递
- 锁相环基准信号切换性能的改进方法
- 本发明提供了一种锁相环基准信号切换性能的改进方法。锁相环接收的信号经过虚基准模块处理,虚基准模块由选择器、相位补偿器及鉴相器组成,选择器接收基准信号并按照基准选择控制信号值输出基准信号,鉴相器也接收基准信号并计算基准信号...
- 龚一航成晓雄周巍叶建武
- 文献传递
- 综合业务接入设备
- 郭利群张胜杨永康汪晔叶建武
- 移动通信交换平台，利用接入网的方式，支持光纤的远端接入，提供综合的接入手段，同时支持固定和PHS无线终端用户的语音业务，以及为固定用户提供ADSL的宽带接入，在未来可向用户提供无线的宽带接入功能。以光纤代替铜缆和PHS无...
- 关键词：
- 关键词：通信基站
- 基于FPGA的MD5高速处理模型设计被引量：5
- 2012年
- 为提高MD5的处理速度,提出了基于数据流的设计思想.该思想在设计阶段可以对特定的FPGA、预期的系统性能、复杂的专用算法等进行有效评估.基于该思想,提出了3种不同的MD5节点模型.通过分析,对其中1种模型进行实验,实验验证了基于数据流的设计思想能有效提高MD5的吞吐量,达到66.56 Gbit/s.
- 韩津生林家骏叶建武周文锦
- 关键词：MD5流水线数据流并行处理
- 基于FPGA的AES核设计被引量：8
- 2013年
- AES在安全性、高性能、高效率、易用性和灵活性等方面都具有显著的优点,随着业界对计算性能要求的不断提高,在FPGA上实现AES加解密硬核的研究得到了越来越多的关注。在深入分析AES算法的基础上,提出了基于FPGA的AES全流水硬件核设计模型。模型中改进了ae数据块和轮运算的硬件设计结构,有效地提高了AES硬核的计算性能。在Altera公司EP4CE40F23C6FPGA上的硬件实现结果显示,该AES硬核的硬件资源消耗为6413个LE和80个M9K,工作频率为310MHz,计算吞吐率为9.92Gbps,获得了非常好的计算加速效果。
- 韩津生林家骏周文锦叶建武
- 关键词：AESFPGA
