何晓燕
- 作品数：13 被引量：36H指数：5
- 供职机构：安康学院数学与统计学院更多>>
- 发文基金：陕西省教育厅科研计划项目更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 分数像素运动估计的VLSI结构设计
- 2010年
- 根据H.264/AVC视频编码中分数像素运动估计(FME)的算法特点,针对视频编码系统的不同具体需求,提出了FME的4种VLSI实现结构,并对这些结构的硬件利用率和运算速度进行了对比分析。
- 王庆春何晓燕曹喜信
- 关键词：H.264视频编码器时钟周期
- 一种高效、可重构的二—十进制转码器设计被引量：1
- 2010年
- 文中针对二—十进制(BCD)转码器的FPGA实现目标,提出了一种高效、易于重构的转码器设计方法.并在FPGA(Altera EP1K30QC208-2)开发板上成功地实现了该设计,验证结果表明;和其它4种方法实现的12-bit二—十进制转码器相比,这种设计不但能节约实现代价(逻辑单元LEs);而且也能减小电路的路径延迟。
- 王庆春何晓燕万长兴
- 关键词：SOPCIP核
- 分数像素运动矢量代价产生器的VLSI设计被引量：1
- 2007年
- 针对H.264/AVC视频编码器的系统芯片设计,通过分析分数像素运动估计(FME)模块的数据并行度和硬件利用率,探讨了分数像素运动矢量代价产生器的复用结构,再依据FME模块的具体设计约束,提出了可以复用产生1/2像素和1/4像素运动矢量代价的硬件实现结构,并且在FPGA开发板上进行了分数像素运动矢量代价产生器的设计验证。
- 王庆春曹喜信何晓燕魏红雅
- 关键词：H.264/AVC标准视频编码器率失真优化
- 基于FPGA的温湿度测量系统设计被引量：10
- 2016年
- 为了实现单总线数字温湿度传感器AM2301的高速并行驱动,文中通过分析温湿度传感器的单总线通信时序和数据校验算法,利用Verilog HDL硬件描述语言完成了温湿度传感器的专用驱动逻辑电路(IP核)设计,并且使用此IP核并行驱动4路单总线温湿度传感器组成了分布式温湿度测量系统,能够以字符或图形方式在液晶屏上直观显示最终的实时测量数据.文章中所设计温湿度测量系统不但方便扩展温湿度传感器的数量,而且也实现了温湿度监测范围的上下限设置、超限报警、数据存储、历史查询与对比分析等功能.
- 王庆春何晓燕
- 关键词：FPGA有限状态机
- 基于FPGA的二-十进制转码器设计被引量：1
- 2010年
- 针对二进制转十进制(BCD)转码器的FPGA实现目标,提出了一种高效、易于重构的转码器设计方案。并在FPGA开发板上成功地实现了该设计,验证结果表明,与使用中规模集成电路IP核(SN74185A)实现的7 bit、10 bit和12 bit的转码器相比,本设计可以分别节约28.5%、47.6%和49.6%的硬件实现代价(逻辑单元LEs);同时,电路的路径延迟也分别减少了0.7 ns、2.1 ns和8.9 ns.
- 王庆春何晓燕
- 关键词：IP核
- 基于FPGA的数字温度计设计被引量：4
- 2017年
- 为了采用FPGA技术开发出低成本的温度测量系统,通过分析数字温度传感器DS18B20的单总线通信协议,严格按照传感器的通信时序要求,使用有限状态机(FSM)设计出了DS18B20的单总线通信控制器(IP核)。并以此单总线控制器为核心在EP2C8Q208C8FPGA开发板上开发出了完整的温度测量与显示系统,最终的测试结果表明,所设计的单总线控制器不但能够稳定驱动DS18B20进行温度参数的测量,而且在FPGA片上构建的测温系统硬件实现代价低至了410个逻辑单元、完成一次温度测量的用时也只有754.7ms。
- 王庆春何晓燕
- 关键词：FPGADS18B20温度传感器有限状态机数字温度计
- 基于FPGA的多功能LCD显示控制器设计被引量：5
- 2012年
- 通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析,利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计.所设计的LCD显示控制器具有很好的可移植性,只需通过端口的使能参数配置便可以驱动LCD1602/LCD12864模块实现字符或图形的实时显示,并且该多功能LCD控制器的可行性也在CycloneII系列的EP2C5T144C8 FPGA芯片上得到了很好的验证。
- 王庆春何晓燕崔智军
- 关键词：FPGAIP核有限状态机
- 基于FPGA的便携式逻辑分析仪设计被引量：6
- 2012年
- 以设计的便携式逻辑分析仪是以FPGA芯片作为数据处理和系统控制核心,使用FPGA片内双口RAM进行数据存储、有限状态机实现触发控制和显示驱动,再用LCD12864液晶模块完成终端的输出图形显示。在DE0-Nano FPGA(Altera Cyclone IV)开发板上的测试结果表明,所设计的低成本便携式逻辑分析仪可以实现8通道逻辑组合触发或4级序列触发的工作模式,也具有8级采样率预置调节和被测信号频率直接读出的功能。
- 王庆春何晓燕
- 关键词：FPGA逻辑分析仪液晶显示屏有限状态机
- H.264/AVC帧间宏块编码模式选择的VLSI设计被引量：1
- 2007年
- 对比分析了高复杂度(RDO_on)和低复杂度(RDO_off)帧间宏块编码模式选择的硬件实现代价,给出了H.264/AVC编码器系统芯片的低复杂度帧间宏块编码模式选择的VLSI设计;并在Altera DE2开发板上进行了FPGA验证。
- 王庆春何晓燕曹喜信
- 关键词：率失真优化宏块
- 基于FPGA的手持式示波器设计被引量：5
- 2013年
- 在此设计的低成本手持式示波器是以ADC128S022模/数转换芯片为数据采集前端;使用FPGA片内双口内建RAM进行数据存储、有限状态机实现示波器的触发控制和显示驱动;最后再用LCD12864液晶模块完成终端的低成本图形显示。在DE0-Nano FPGA(Altera Cyclone IV)开发板上的测试结果表明,所设计的手持式示波器可以实现模拟信号任意电平上升沿或下降沿的触发测量;垂直灵敏度和扫描速度调节、波形参数的直接读出等功能。
- 王庆春何晓燕
- 关键词：示波器液晶显示屏有限状态机
