公共文化服务平台

共 4 条记录，以下是 1-4

全选清除导出

排序方式：

基于共振隧穿二极管的集成电路研究: 2006年; RTD基集成电路所具有的超高速、低功耗和自锁存的特性,使其在数字电路、混合信号电路以及光电子系统中有着重要的应用。首先对RTD与化合物半导体HEMT,HBT以及硅CMOS器件的集成工艺进行了介绍。在MOBILE电路及其改进和延伸的基础上,对高速ADC/DAC电路和低功耗的存储器电路进行了具体的分析。最后对RTD基电路面临的主要问题和挑战进行了讨论,提出基于硅基RTD与线性阈值门(LTG)逻辑相结合是未来纳米级超大规模集成电路的最佳发展方向。; 马龙黄应龙余洪敏王良臣杨富华; 关键词：共振隧穿二极管集成电路高频低功耗

一种可重构的乘法器: 本发明公开了一种可重构的乘法器，包括：输入单元，用于将乘数和被乘数分别输出至部分积产生单元；部分积产生单元，用于对接收自输入单元的乘数和被乘数的每一位进行操作产生一个部分积，并输出给部分积压缩单元；部分积压缩单元，用于对...; 余洪敏陈陵都刘忠立; 文献传递

高性能FPGA芯片自动化设计方法的研究与实现: 自从1984年Xilinx公司推出第一代FPGA芯片以来，FPGA已经成为当今数字电路设计中一个非常流行的实现途径。现在，随着集成电路工艺与系统设计技术的进步，在系统性能、成本和上市时间方面的应用需求正在不断地演进。现有...; 余洪敏

FPGA中专用可重构乘法器的设计(英文)被引量：5: 2008年; 提出了一种新的嵌入在FPGA中可重构的流水线乘法器设计.该设计采用了改进的波茨编码算法,可以实现18×18有符号乘法或17×17无符号乘法.还提出了一种新的电路优化方法来减少部分积的数目,并且提出了一种新的乘法器版图布局,以便适应tile-based FPGA芯片设计所加的约束.该乘法器可以配置成同步或异步模式,也可以配置成带流水线的模式以满足高频操作.该设计很容易扩展成不同的输入和输出位宽.同时提出了一种新的超前进位加法器电路来产生最后的结果.采用了传输门逻辑来实现整个乘法器.乘法器采用了中芯国际0.13μm CMOS工艺来实现,完成18×18的乘法操作需要4.1ns.全部使用2级的流水线时,时钟周期可以达到2.5ns.这比商用乘法器快29.1%,比其他乘法器快17.5%.与传统的基于查找表的乘法器相比,该乘法器的面积为传统乘法器面积的1/32.; 余洪敏陈陵都刘忠立; 关键词：FPGA 乘法器可重构超前进位加法器

全选清除导出

共1页<1>

余洪敏