2024年7月2日
星期二
|
欢迎来到贵州省图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
齐斌
作品数:
3
被引量:10
H指数:1
供职机构:
西北工业大学
更多>>
发文基金:
国防科技技术预先研究基金
更多>>
相关领域:
自动化与计算机技术
更多>>
合作作者
王新刚
西北工业大学
樊晓桠
西北工业大学
李瑛
西北工业大学
余松涛
西北工业大学
安建峰
西北工业大学
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
1篇
期刊文章
1篇
学位论文
1篇
科技成果
领域
3篇
自动化与计算...
主题
2篇
处理器
1篇
多线程
1篇
多线程处理
1篇
多线程处理器
1篇
嵌入式
1篇
网络
1篇
网络处理
1篇
网络处理器
1篇
微处理器
1篇
线程
1篇
流水线
1篇
龙腾
1篇
WALLAC...
1篇
32位RIS...
1篇
32位RIS...
1篇
并行乘法器
机构
3篇
西北工业大学
作者
3篇
齐斌
2篇
王新刚
1篇
樊晓亚
1篇
孙华锦
1篇
罗旻
1篇
付娟
1篇
雷金奎
1篇
严卫生
1篇
朱霞
1篇
王党辉
1篇
张盛兵
1篇
高德远
1篇
李瑛
1篇
李瑛
1篇
樊晓桠
1篇
安建峰
1篇
余松涛
传媒
1篇
计算机应用研...
年份
3篇
2004
共
3
条 记 录,以下是 1-3
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
一种并行乘法器的设计与实现
被引量:9
2004年
根据补码的特点对Booth2算法进行了改进 ,在得到部分积的基础上 ,采用平衡的 4 2压缩器构成的Wallace树对部分积求和 ,再用专门的加法器对Wallace产生的结果进行求和得到最终结果。用Verilog硬件语言进行功能描述 ,并用Design_analyzer对其进行综合 ,得出用这种改进Booth2算法实现的乘法器比传统的CSA阵列乘法器速度快。
王新刚
樊晓桠
李瑛
齐斌
关键词:
并行乘法器
WALLACE树
网络处理器内核体系结构研究
如今,被认为是推动下一代网络发展的一项核心技术的网络处理器已开始越来越多地受到业界的关注,网络处理器的出现被认为是通信半导体工业发展的一场革命,市场已经接受了NP贡献给网络设备的价值,国内外的许多公司和大学也纷纷投入力量...
齐斌
关键词:
网络处理器
流水线
多线程处理器
文献传递
嵌入式32位RISC微处理器-龙腾R1
高德远
樊晓亚
张盛兵
罗旻
王党辉
安建峰
孙华锦
李瑛
朱霞
齐斌
王新刚
付娟
余松涛
严卫生
雷金奎
“嵌入式32位RISC微处理器-龙腾R1”的项目取得了很大成果。进行了先进微处理器体系结构的研究和自顶向下全正向实现全兼容的设计方法学研究,建立目标机的仿真模型。进行了微处理器芯片的后端设计与测试。整个设计依据国家IP标...
关键词:
关键词:
微处理器
嵌入式
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张