2024年8月20日
星期二
|
欢迎来到贵州省图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
闫华
作品数:
15
被引量:0
H指数:0
供职机构:
中国电子科技集团第五十八研究所
更多>>
相关领域:
自动化与计算机技术
电子电信
更多>>
合作作者
胡凯
中国电子科技集团第五十八研究所
张艳飞
中国电子科技集团第五十八研究所
单悦尔
中国电子科技集团第五十八研究所
于宗光
中国电子科技集团第五十八研究所
刘瑛
中国电子科技集团第五十八研究所
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
15篇
中文专利
领域
2篇
自动化与计算...
1篇
电子电信
主题
4篇
电路
4篇
电平
3篇
控制系统
2篇
电路设计
2篇
信号
2篇
信号处理
2篇
选择器
2篇
译码
2篇
窄脉冲
2篇
时钟
2篇
同步电路
2篇
配置数据
2篇
配置资源
2篇
周期
2篇
网表
2篇
无毛
2篇
系统稳定
2篇
小数分频
2篇
流片
2篇
流水线
机构
15篇
中国电子科技...
作者
15篇
闫华
9篇
胡凯
6篇
单悦尔
6篇
张艳飞
5篇
于宗光
4篇
刘瑛
3篇
谢长生
3篇
丛红艳
2篇
冯盛
2篇
刘彤
2篇
万清
2篇
王兴宏
1篇
涂波
年份
1篇
2020
3篇
2019
2篇
2018
1篇
2017
6篇
2016
2篇
2014
共
15
条 记 录,以下是 1-10
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
一种基于FPGA可自动扩展地址的控制系统
本发明涉及一种基于FPGA可自动扩展地址的控制系统,包括一个地址产生模块,多个地址解码模块和多个地址控制模块,每一列对应一个地址解码模块,每一行对应一个地址控制模块,地址产生模块产生一个地址,地址通过第一总线传递给每一个...
庄雪亚
于宗光
胡凯
单悦尔
闫华
文献传递
一种小面积高速的六输入查找表结构
本发明涉及一种小面积高速的六输入查找表结构,包括七级逻辑门单元,从第一级逻辑单元至第七级逻辑单元依次连接,同一级逻辑单元位于同一列,其中后三级均是CMOS传输门单元,前三级均是NMOS传输门单元,第四级是由第一PMOS单...
刘彤
张艳飞
谢长生
闫华
文献传递
一种基于FPGA 50%占空比小数分频的实现方法
本发明涉及一种基于FPGA 50%占空比小数分频的实现方法,包括:采用FPGA内部的四相位时钟组成两组两两互补时钟;采用源触发时钟与互补时钟快速定位目标分频时钟系数的2分频时钟的起始周期、半周期、四分之一周期,四分之三周...
王兴宏
张艳飞
胡凯
闫华
文献传递
一种小面积高速的六输入查找表结构
本发明涉及一种小面积高速的六输入查找表结构,包括七级逻辑门单元,从第一级逻辑单元至第七级逻辑单元依次连接,同一级逻辑单元位于同一列,其中后三级均是CMOS传输门单元,前三级均是NMOS传输门单元,第四级是由第一PMOS单...
刘彤
张艳飞
谢长生
闫华
文献传递
一种基于FPGA 50%占空比小数分频的实现方法
本发明涉及一种基于FPGA 50%占空比小数分频的实现方法,包括:采用FPGA内部的四相位时钟组成两组两两互补时钟;采用源触发时钟与互补时钟快速定位目标分频时钟系数的2分频时钟的起始周期、半周期、四分之一周期,四分之三周...
王兴宏
张艳飞
胡凯
闫华
文献传递
现场可编程器件FPGA的BLOCK RAM级联结构
本发明涉及现场可编程器件FPGA的BLOCK RAM级联结构,包括:一列SRAM18K单元,一列SRAM18K单元内相邻的两个SRAM18K单元通过第一级ASIC级联逻辑布线结构进行地址级联或者数据并联,形成一个BLOC...
丛红艳
闫华
于宗光
单悦尔
胡凯
文献传递
一种基于FPGA系统的时钟切换电路
本发明涉及一种基于FPGA系统的时钟切换电路。其包括第一D触发器、同步电路、第一门控电路、第二门控电路、第一传输门和第二传输门。当第一传输门的控制端接收到低电平时,第一传输门导通。当第二传输门的控制端接收到高电平时,第二...
庄雪亚
闫华
可配置可扩展的流水线乘累加器
本实用新型公开了一种可配置可扩展的流水线乘累加器,属于集成电路设计领域,该可配置可扩展的流水线乘累加器在结构设计中增加控制选择器,从而能够使得该可配置可扩展的流水线乘累加器能根据用户的应用要求,通过采取不同的配置方式实现...
胡凯
冯盛
万清
闫华
刘瑛
文献传递
用于大容量FPGA电路功能仿真的最优网表的生成方法
本发明涉及一种用于大容量FPGA电路功能仿真的最优网表的生成方法,可以根据FPGA电路使用资源动态生成最优网表。该方法需要获取全芯片网表中顶层单元所有单元名字以及例化单元名字,得到全芯片网表的配置文件。然后根据FPGA电...
丛红艳
于宗光
闫华
胡凯
刘瑛
单悦尔
文献传递
可配置可扩展的流水线乘累加器
本发明公开了一种可配置可扩展的流水线乘累加器,属于集成电路设计领域,该可配置可扩展的流水线乘累加器在结构设计中增加控制选择器,从而能够使得该可配置可扩展的流水线乘累加器能根据用户的应用要求,通过采取不同的配置方式实现乘、...
胡凯
冯盛
万清
闫华
刘瑛
文献传递
全选
清除
导出
共2页
<
1
2
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张