您的位置: 专家智库 > >

文献类型

  • 15篇中文专利

领域

  • 2篇自动化与计算...
  • 1篇电子电信

主题

  • 4篇电路
  • 4篇电平
  • 3篇控制系统
  • 2篇电路设计
  • 2篇信号
  • 2篇信号处理
  • 2篇选择器
  • 2篇译码
  • 2篇窄脉冲
  • 2篇时钟
  • 2篇同步电路
  • 2篇配置数据
  • 2篇配置资源
  • 2篇周期
  • 2篇网表
  • 2篇无毛
  • 2篇系统稳定
  • 2篇小数分频
  • 2篇流片
  • 2篇流水线

机构

  • 15篇中国电子科技...

作者

  • 15篇闫华
  • 9篇胡凯
  • 6篇单悦尔
  • 6篇张艳飞
  • 5篇于宗光
  • 4篇刘瑛
  • 3篇谢长生
  • 3篇丛红艳
  • 2篇冯盛
  • 2篇刘彤
  • 2篇万清
  • 2篇王兴宏
  • 1篇涂波

年份

  • 1篇2020
  • 3篇2019
  • 2篇2018
  • 1篇2017
  • 6篇2016
  • 2篇2014
15 条 记 录,以下是 1-10
排序方式:
一种基于FPGA可自动扩展地址的控制系统
本发明涉及一种基于FPGA可自动扩展地址的控制系统,包括一个地址产生模块,多个地址解码模块和多个地址控制模块,每一列对应一个地址解码模块,每一行对应一个地址控制模块,地址产生模块产生一个地址,地址通过第一总线传递给每一个...
庄雪亚于宗光胡凯单悦尔闫华
文献传递
一种小面积高速的六输入查找表结构
本发明涉及一种小面积高速的六输入查找表结构,包括七级逻辑门单元,从第一级逻辑单元至第七级逻辑单元依次连接,同一级逻辑单元位于同一列,其中后三级均是CMOS传输门单元,前三级均是NMOS传输门单元,第四级是由第一PMOS单...
刘彤张艳飞谢长生闫华
文献传递
一种基于FPGA 50%占空比小数分频的实现方法
本发明涉及一种基于FPGA 50%占空比小数分频的实现方法,包括:采用FPGA内部的四相位时钟组成两组两两互补时钟;采用源触发时钟与互补时钟快速定位目标分频时钟系数的2分频时钟的起始周期、半周期、四分之一周期,四分之三周...
王兴宏张艳飞胡凯闫华
文献传递
一种小面积高速的六输入查找表结构
本发明涉及一种小面积高速的六输入查找表结构,包括七级逻辑门单元,从第一级逻辑单元至第七级逻辑单元依次连接,同一级逻辑单元位于同一列,其中后三级均是CMOS传输门单元,前三级均是NMOS传输门单元,第四级是由第一PMOS单...
刘彤张艳飞谢长生闫华
文献传递
一种基于FPGA 50%占空比小数分频的实现方法
本发明涉及一种基于FPGA 50%占空比小数分频的实现方法,包括:采用FPGA内部的四相位时钟组成两组两两互补时钟;采用源触发时钟与互补时钟快速定位目标分频时钟系数的2分频时钟的起始周期、半周期、四分之一周期,四分之三周...
王兴宏张艳飞胡凯闫华
文献传递
现场可编程器件FPGA的BLOCK RAM级联结构
本发明涉及现场可编程器件FPGA的BLOCK RAM级联结构,包括:一列SRAM18K单元,一列SRAM18K单元内相邻的两个SRAM18K单元通过第一级ASIC级联逻辑布线结构进行地址级联或者数据并联,形成一个BLOC...
丛红艳闫华于宗光单悦尔胡凯
文献传递
一种基于FPGA系统的时钟切换电路
本发明涉及一种基于FPGA系统的时钟切换电路。其包括第一D触发器、同步电路、第一门控电路、第二门控电路、第一传输门和第二传输门。当第一传输门的控制端接收到低电平时,第一传输门导通。当第二传输门的控制端接收到高电平时,第二...
庄雪亚闫华
可配置可扩展的流水线乘累加器
本实用新型公开了一种可配置可扩展的流水线乘累加器,属于集成电路设计领域,该可配置可扩展的流水线乘累加器在结构设计中增加控制选择器,从而能够使得该可配置可扩展的流水线乘累加器能根据用户的应用要求,通过采取不同的配置方式实现...
胡凯冯盛万清闫华刘瑛
文献传递
用于大容量FPGA电路功能仿真的最优网表的生成方法
本发明涉及一种用于大容量FPGA电路功能仿真的最优网表的生成方法,可以根据FPGA电路使用资源动态生成最优网表。该方法需要获取全芯片网表中顶层单元所有单元名字以及例化单元名字,得到全芯片网表的配置文件。然后根据FPGA电...
丛红艳于宗光闫华胡凯刘瑛单悦尔
文献传递
可配置可扩展的流水线乘累加器
本发明公开了一种可配置可扩展的流水线乘累加器,属于集成电路设计领域,该可配置可扩展的流水线乘累加器在结构设计中增加控制选择器,从而能够使得该可配置可扩展的流水线乘累加器能根据用户的应用要求,通过采取不同的配置方式实现乘、...
胡凯冯盛万清闫华刘瑛
文献传递
共2页<12>
聚类工具0