您的位置: 专家智库 > >

殷晔

作品数:40 被引量:23H指数:3
供职机构:北京航天测控技术有限公司更多>>
发文基金:中国人民解放军总装备部预研基金更多>>
相关领域:自动化与计算机技术电子电信兵器科学与技术更多>>

文献类型

  • 34篇专利
  • 5篇期刊文章
  • 1篇标准

领域

  • 14篇自动化与计算...
  • 3篇电子电信
  • 1篇兵器科学与技...

主题

  • 7篇信号
  • 6篇校准
  • 6篇背板
  • 6篇PXI
  • 5篇仪器平台
  • 5篇总线
  • 4篇电路
  • 4篇通信
  • 4篇校准系统
  • 4篇控制终端
  • 4篇基于FPGA
  • 3篇电路测试
  • 3篇电子信息
  • 3篇电子信息技术
  • 3篇液晶屏
  • 3篇输入信号
  • 3篇平板型
  • 3篇控制器
  • 3篇机芯
  • 3篇集成电路

机构

  • 40篇北京航天测控...
  • 1篇中国航天北京...
  • 1篇哈尔滨东方报...

作者

  • 40篇殷晔
  • 32篇安佰岳
  • 26篇王石记
  • 15篇周庆飞
  • 9篇杜影
  • 9篇常路
  • 9篇尉晓惠
  • 8篇周志波
  • 7篇肇启明
  • 7篇徐鹏程
  • 7篇付旺超
  • 6篇李洋
  • 6篇杨硕
  • 6篇李丽斯
  • 4篇杨立杰
  • 4篇陈海波
  • 4篇周慧
  • 4篇毕硕
  • 3篇郭新楠
  • 3篇冯建呈

传媒

  • 5篇计算机测量与...

年份

  • 4篇2023
  • 5篇2022
  • 3篇2021
  • 1篇2020
  • 5篇2017
  • 6篇2015
  • 5篇2014
  • 4篇2013
  • 3篇2012
  • 4篇2011
40 条 记 录,以下是 1-10
排序方式:
一种信号偏移校准方法和装置
本发明公开一种信号偏移校准方法和装置,涉及电子信息技术领域,能够以较低成本有效实现对信号偏移的校准。所述方法包括:分别对M路并行校准信号进行移位操作,以使移位后的M路所述并行校准信号等于同一预设信号,其中,每路并行校准信...
殷晔常路肇启明王石记安佰岳
文献传递
一种校准系统及方法
本申请涉及一种校准系统及方法,该系统包括:仪表组、内部校准装置、控制终端和至少一个数字测试模块;控制终端向内部校准装置下发内部校准控制指令,在内部校准控制指令的控制下,使内部校准装置与仪表组形成第一闭合回路,通过第一闭合...
李嘉瑞殷晔安佰岳尉晓惠杨硕毕硕周庆飞
文献传递
基于FPGA的PCIe总线DMA控制器的设计与验证被引量:9
2014年
PCIe总线是为了解决高速率高带宽提出的新一代总线,随着处理器技术的发展,在互连领域中,PCIe总线的使用越来越多;为了实现上位机与FPGA之间的高速数据交换,基于FPGA设计了能够高速传输数据的DMA控制器,本设计的验证是基于北京航天测控公司开发的6槽机箱、嵌入式控制器(基于PCIe总线)、以及数字I/O模块;设计实现了嵌入式控制器与数字I/O模块之间的数据传输,并且通过了验证,证明了DMA控制器功能的正确性;加入DMA控制器后,写数据传输速率达到610MB/s,提高到了原来的7倍;读数据传输速率达到492MB/s,提高到原来的11倍,满足系统的设计要求;该控制器在大带宽的数据传输中有广泛的应用。
李丽斯崔志华殷晔王石记常路
关键词:FPGADMA控制器数据传输
一种1553B总线电气故障注入装置
本发明公开了一种1553B总线电气故障注入装置。其中,该装置包括固件和硬件;固件包括实时波形发生器、波形占空比调节器;硬件包括数模转换器DAC输出及信号放大电路、变压器隔离;其中,实时波形发生器,用于通过DAC输出及信号...
肇启明周志波安佰岳王石记殷晔周庆飞
文献传递
一种PCIe重试缓冲区及其实现方法
本发明公开了一种PCIe重试缓冲区及其实现方法,所述方法包括:开辟两个独立的存储区作为数据缓冲区和索引缓冲区;数据缓冲区用于存储PCIe事务层提交给PCIe数据链路层的报文;索引缓冲区划分为多个长度相同的区域,每个区域作...
王石记付旺超吴晓晔殷晔安佰岳周志波
文献传递
一种降低因FLASH芯片缺陷导致FPGA初始化失败概率的方法
本发明提供了一种降低因FLASH芯片缺陷导致FPGA初始化失败概率的方法,采用此方法,可以不改变原有硬件电路的前提下,通过增加上位机软件和FPGA内部逻辑的方法,使电子设备按既定周期定时重写FLASH芯片内存储的配置数据...
刘家玮胡志臣谢金源苏前银黄漪婧杨立杰殷晔武福存巫江涛郑义黄月芳朱含
文献传递
一种无线缆紧凑强固式嵌入式系统控制器
本实用新型公开了一种无线缆紧凑强固式嵌入式系统控制器,其特征体现于在相对狭小的空间内同时实现无线缆、紧凑式和强固式设计,合理拆分电气功能单元和结构功能单元,实现板与板之间的电气连接采用B2B连接器,实现机械加固采用金属支...
付旺超哈喜宁王石记周慧周志波陈海波郭新楠殷晔
文献传递
基于FPGA的DDR3存储控制的设计与验证被引量:9
2015年
DDR3SDRAM是第三代双倍数据传输速率同步动态随机存储器,DDR3具有高速率、低电压、低功耗等特点[1-2];在DDR3控制器的实际使用中,如何将用户需要存储的数据在DDR3中快速存储非常重要,如果数据被送到DDR3接口的速度低,则会影响DDR3的存储速度,同时影响DDR3的实际应用,因此,针对DDR3存储器设计存储控制有重要的意义[2];基于此设计主要分为低速读写控制与高速流读写控制,低速读写控制主要用于小数据量的操作,高速流读写控制主要用于批量数据的存储操作;此设计在FPGA上通过了大量数据读写的验证,证明数据存储的正确性;经过测试,在高速流读写模式下,DDR3存储控制设计的带宽利用率最大为66.4%;此设计在功能和性能上均符合系统总体设计的要求。
殷晔李丽斯常路尉晓惠
关键词:FPGADDR3SDRAM
基于多阶段流水线结构的多级触发的实现方法
本发明提供一种基于多阶段流水线结构的多级触发的实现方法,每个触发单元电路通过三阶段流水线结构来实现,分别是加载触发条件电路、触发检测就绪电路、触发检测电路。通过三个触发单元电路将流水线铺开,实现复杂多级触发中的无触发判断...
常路殷晔郑义安佰岳王石记
文献传递
PXIe嵌入式系统控制器的电源管理装置
本发明公开了一种PXIe嵌入式系统控制器的电源管理装置,(1)机箱背板输出的PWRBTN_C#信号上拉至常3.3V电源(+3.3Vaux)后连接到嵌入式系统控制器核心处理模块的PWRBTN#信号端,其中+3.3Vaux是...
付旺超王石记殷晔周志波徐鹏程杜影郭新楠安佰岳
共4页<1234>
聚类工具0