尉晓惠
- 作品数：23 被引量：10H指数：1
- 供职机构：北京航天测控技术有限公司更多>>
- 发文基金：中国人民解放军总装备部预研基金更多>>
- 相关领域：自动化与计算机技术兵器科学与技术更多>>
- 一种校准系统
- 本申请涉及一种校准系统，包括：数字测试模块、控制终端和继电器阵列；数字测试模块包括：多个信号传输通道、可编程逻辑模块和主控模块；其中，每个信号传输通道的两端分别连接可编程逻辑模块和继电器阵列；主控模块与控制终端通信连接，...
- 殷晔李嘉瑞安佰岳尉晓惠杨硕毕硕周庆飞
- 一种用于PXIe背板的触发信号分段路由装置及方法
- 本发明公开了一种用于PXIe背板的触发信号分段路由装置及方法。该装置包括PXIe监控单元用于根据PCI总线的配置信息向触发路由单元发送控制命令；触发路由单元用于根据控制命令的使能位控制两个PCI总线段之间的触发信号路由使...
- 尉晓惠安佰岳李丽斯杨硕
- 文献传递
- PXIe总线中触发信号的产生装置
- 本发明提出了一种PXIe总线中触发信号的产生装置，包括上位机、CPLD芯片和输入输出连接器，所述上位机通过I<Sup>2</Sup>C总线连接于所述CPLD芯片，所述CPLD芯片与所述输入输出连接器相连，其中，所述CPL...
- 尉晓惠安佰岳王石记周庆飞
- 文献传递
- 基于FPGA的DDR3存储控制的设计与验证被引量：9
- 2015年
- DDR3SDRAM是第三代双倍数据传输速率同步动态随机存储器,DDR3具有高速率、低电压、低功耗等特点[1-2];在DDR3控制器的实际使用中,如何将用户需要存储的数据在DDR3中快速存储非常重要,如果数据被送到DDR3接口的速度低,则会影响DDR3的存储速度,同时影响DDR3的实际应用,因此,针对DDR3存储器设计存储控制有重要的意义[2];基于此设计主要分为低速读写控制与高速流读写控制,低速读写控制主要用于小数据量的操作,高速流读写控制主要用于批量数据的存储操作;此设计在FPGA上通过了大量数据读写的验证,证明数据存储的正确性;经过测试,在高速流读写模式下,DDR3存储控制设计的带宽利用率最大为66.4%;此设计在功能和性能上均符合系统总体设计的要求。
- 殷晔李丽斯常路尉晓惠
- 关键词：FPGADDR3SDRAM
- 一种基于PXIe总线的交换背板
- 本公开提出的一种基于PXIe总线的交换背板，通过所述交换背板与主控设备相连接，所述交换背板包括：系统槽位、功能槽位和交换芯片；其中，交换芯片用于通过光纤与主控设备相连接，获取测试任务，并根据所述测试任务配置系统槽位和功能...
- 尉晓惠季嘉瑞何逸伦杨硕张朝元
- 基于CPCI/PXI板卡转接的VPX板卡及总线模块
- 本申请涉及一种基于CPCI/PXI板卡转接的VPX板卡及总线模块,包括CPCI/PXI总线板卡，CPCI/PXI总线板卡包括第一连接器和第一输入输出导通触点；VPX总线板卡包括第二连接器和第二输入输出导通触点，第一连接器...
- 周静尉晓惠安佰岳刘俊涛蔡栋生周欣萍
- 一种校准系统
- 本申请涉及一种校准系统，包括：数字测试模块、控制终端和继电器阵列；数字测试模块包括：多个信号传输通道、可编程逻辑模块和主控模块；其中，每个信号传输通道的两端分别连接可编程逻辑模块和继电器阵列；主控模块与控制终端通信连接，...
- 殷晔李嘉瑞安佰岳尉晓惠杨硕毕硕周庆飞
- 文献传递
- 一种串口号自定义重配方法和装置
- 本发明公开了一种串口号自定义重配方法和装置，所述重配装置包括串口设备地址分配单元、串口设备通路控制单元、串口设备地址解析单元。所述方法首先将串口设备的串口总线接入重配装置，装置对接入的多个串口设备分配地址加以区分，发送串...
- 徐鹏程李洋安佰岳杨硕尉晓惠
- 文献传递
- 一种校准系统及方法
- 本申请涉及一种校准系统及方法，该系统包括：仪表组、内部校准装置、控制终端和至少一个数字测试模块；控制终端向内部校准装置下发内部校准控制指令，在内部校准控制指令的控制下，使内部校准装置与仪表组形成第一闭合回路，通过第一闭合...
- 李嘉瑞殷晔安佰岳尉晓惠杨硕毕硕周庆飞
- 文献传递
- 一种串口号自定义重配方法和装置
- 本发明公开了一种串口号自定义重配方法和装置，所述重配装置包括串口设备地址分配单元、串口设备通路控制单元、串口设备地址解析单元。所述方法首先将串口设备的串口总线接入重配装置，装置对接入的多个串口设备分配地址加以区分，发送串...
- 徐鹏程李洋安佰岳杨硕尉晓惠
- 文献传递
