陶建中
- 作品数：25 被引量：50H指数：5
- 供职机构：江南大学物联网工程学院更多>>
- 发文基金：国家自然科学基金江苏省自然科学基金国防科技重点实验室基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 高速异步FIFO设计被引量：7
- 2009年
- 文章介绍了异步FIFO的整体结构、功能和工作原理以及具体的异步FIFO设计方法,分析并解决了数据在不同时钟域之间进行传输时产生的亚稳态问题,着重对判断空/满逻辑电路进行了分析设计。改善了传统需要增加状态位来判断空/满状态的设计方案,提出了一种新的空/满判断方法,同时还给出了部分异步FIFO设计的verilog源代码。最后提供了计算FIFO存储器字数目的相关公式,为FIFO存储器字的大小设计提供了参考。
- 徐海铭程月东刘荣林陶建中于宗光
- 关键词：VERILOG异步
- SystemC在UART的IP软核设计中的应用
- 2007年
- 在IP软核的设计过程中,可以利用SystemC行为模型描述特点代替传统HDL语言,建立行为模型和验证平台.以一个通用异步收发器的IP核设计为例,详细讨论整个IP软核的设计流程,重点分析了行为模块和验证模块的设计.结果表明,SystemC对于提高代码效率和IP开发速度有着重要作用.
- 董玲陶建中张松黄越
- 关键词：IP核通用异步收发器SYSTEMC
- SOI SRAM灵敏放大器中动态体放电技术研究被引量：2
- 2006年
- 在SOI SRAM锁存器型灵敏放大器中,设计了一对小的下拉管,用来动态地释放交叉耦合反相器中N管上的体电荷。这种动态体放电的方法有效地解决了部分耗尽SOI CMOS器件体电位不匹配的问题,得到了可重复性低阈值电压,提高了SRAM的读取速度。
- 赵琳娜潘培勇陶建中薛忠杰
- 关键词：绝缘体上硅SRAM灵敏放大器
- SOI SRAM测试研究
- 2007年
- SOI(绝缘体上硅)静态存储器与用传统体硅技术制备的SRAM有着不同的特性,在测试SOI SRAM时需要考虑其特有的故障模型。基于读写过程中影响比较显著的浮体效应和寄生双极管效应的讨论,分析了部分耗尽SOI SRAM的设计和测试考虑,并提出了相应的测试码。
- 赵琳娜王春早宿吉伟陶建中
- 关键词：静态存储器
- 用于高速DDS中电流舵DAC的基准电流源设计
- 2014年
- 介绍一种用于高速DDS中电流舵DAC的带隙基准电流源电路,在传统带隙基准源电路的基础上将产生ΔVBE的两个三极管基极相连,使用两个运放分别将其集电极与基极钳至于相同电位,在保证三极管处于饱和区的基础上消除传统基准电路中由运放失调带来的误差VOS,通过温度补偿电路,补偿VBE与温度T的非线性项。电路采用0.18μm的深N阱1P5M工艺,选用NPN型三极管,仿真结果表明tt条件下基准电压输出温漂系数≈10×10-9/℃,基准电流输出温漂系数≈10×10-9/℃。
- 胡杏周启才陶建中
- 关键词：模拟电路设计基准电流源带隙基准DDS
- 基于混合CORDIC算法的高速DDS设计被引量：5
- 2014年
- 在详细分析DDS的基础上,针对传统DDS在输出频带范围和输出杂散上的缺陷,提出了一种高速、低功耗的DDS数字电路设计方案。利用相位补偿和相位分路技术,在保持工作频率不变的情况下有效地提高了DDS输出频率,同时采用混合型CORDIC算法实现相幅转换,以优化其在运算速度和相位精度方面的性能。在1.2V,25℃,TT条件下进行仿真,结果表明,当时钟频率为500 MHz时,DDS输出信号SFDR达到88.068dB。
- 胡杏万书芹陈钟鹏陶建中
- 关键词：直接数字频率合成无杂散动态范围
- McBSP与SPI通信的时序与波特率配置分析
- 2016年
- 为了解决多通道缓冲串行口McBSP与外围设备串行通信过程中出现数据丢失、数据串扰等问题,提高串行通信的稳定性,对数据收发双方的时序及其传输速率进行分析与改进。基于SPI协议设计McBSP与SPI通信的接口,分析了McBSP与SPI的串行通信问题,着重分析了仿真中的时序问题,并给出了波特率的正确配置方法。仿真结果表明,适当的波特率配置可提高串行通信的稳定性与准确性,同时能够满足实际应用需求。
- 孙敬陶建中陈振娇
- 关键词：串行通信MCBSPSPI协议波特率
- 基于精确频率控制字的高速DDS电路设计与实现被引量：1
- 2020年
- 针对传统直接数字频率合成器(DDS)的频率控制字FTW必须为一个整数值,而不能为小数的情况,提出一种可编程调制的DDS电路设计。该电路结构在已有相位累加器的基础上,增加一个辅助累加器用于改变DDS内核的频率方程,使得频率控制字FTW可以是小数成为可能,提高了DDS的输出频率精度。并对传统Cordic算法进行了改进,降低了运算复杂度,减少了相幅转换的时间,节约了硬件资源。
- 杨阳陶建中万书芹邱丹
- 关键词：直接数字频率合成频率控制字CORDIC算法
- 32位DSP两级cache的结构设计
- 2008年
- 采用自顶向下的流程设计了一款32位DSP的cache。该cache采用两级结构,第一级采用哈佛结构,第二级采用普林斯顿结构。本文详细论述了该cache的结构设计及采用的算法。
- 杨向峰张惠国陶建中
- 关键词：CACHEDSP
- 支持多处理器通信的同/异步串口的设计被引量：2
- 2012年
- 同/异步串口集成了同步和异步串口的功能,相比于单一功能的串口,配置灵活,且节约芯片资源。通过模块化设计方法实现同/异步串口的设计与仿真,并着重在内部模块设计中体现同步和异步功能的有效结合,合理复用逻辑功能。利用寄存器实现模块同异步功能及参数的可配置性,设计实现了9位唤醒模式,以支持多处理器通信。逻辑综合的结果显示,该串口具有良好的性能。目前,该串口已应用于高端32位DSP,工作稳定。
- 谷畅霞李天阳陶建中
- 关键词：DSP
