谢元禄
- 作品数：5 被引量：8H指数：2
- 供职机构：中国科学院电子学研究所更多>>
- 发文基金：全球变化研究国家重大科学研究计划更多>>
- 相关领域：电子电信更多>>
- 非线性延时模型及逻辑门优化设计
- 2011年
- 为了解决信号斜率对逻辑门延时的影响,提出一种基于逻辑努力的非线性逻辑门延时模型。模型引入非线性修正因子,该修正因子通过对仿真数据的模拟,由优化算法求得。针对不同的连线负载,提出模型得到的延时与仿真得到的延时误差小于3%。仿真结果表明,在不同的连线负载下,采用该模型优化设计的译码器延时最小,验证了模型的有效性。
- 秋小强杨海钢周发标谢元禄
- 关键词：粒子群算法
- 可编程逻辑器件单粒子辐照性能测试系统
- 本发明公开了了一种可编程逻辑器件单粒子辐照性能测试系统，涉及集成电路测试技术，包括上位计算机、真空罐、粒子源、至少一层隔离墙、至少一台测量设备、电源；待测电路板包括主控制器、待测可编程逻辑器件、和可选的非易失性存储器、或...
- 谢元禄杨海钢
- 文献传递
- 三维集成电路中硅通孔缺陷建模及自测试/修复方法研究被引量：6
- 2012年
- 硅通孔(Through Silicon Via,TSV)是3维集成电路(3D IC)进行垂直互连的关键技术,而绝缘层短路缺陷和凸点开路缺陷是TSV两种常见的失效形式。该文针对以上两种典型缺陷建立了TSV缺陷模型,研究了侧壁电阻及凸点电阻与TSV尺寸之间的关系,并提出了一种基于TSV缺陷电阻端电压的检测方法。同时,设计了一种可同时检测以上两种缺陷的自测试电路验证所提方法,该自测试电路还可以级联起来完成片内修复功能。通过分析面积开销可得,自测试/修复电路在3D IC中所占比例随CMOS/TSV工艺尺寸减小而减小,随TSV阵列规模增大而减小。
- 余乐杨海钢谢元禄张甲张春红韦援丰
- 关键词：自测试
- 长互连链延时功耗建模与基于混合粒子群算法的优化被引量：2
- 2011年
- 延时和功耗已经成为VLSI两个关键因素,该文提出一种用于综合考虑功耗和延迟的片上寄存器长链设计方法,首先建立由基于Elmore延时模型和综合功耗模型的能量延时积模型。提出一种混合进化粒子群算法,通过引入新的惯性权值算子和混合变异操作,克服了传统算法收敛速度慢,早熟及局部收敛等缺陷,同时采用基准函数对该算法进行测试,验证了算法的有效性。最后,将该算法应用基于最小能量延时积的长链设计中,和最小延时模型相比,该方法所得到的功耗延时积减少26.34%,能量延时积减少18.74%,HSPICE仿真验证了设计方法的有效性。
- 秋小强杨海钢周发标谢元禄
- 关键词：缓冲器延时能耗粒子群算法
- 对可编程逻辑器件进行自动重新配置的方法和电路
- 本发明属于可编程逻辑器件及其应用系统设计的技术领域，提供了一种对可编程逻辑器件进行自动重新配置的方法和电路。所述可编程逻辑器件与一存储器相连，所述可编程逻辑器件以特定的时间间隔和时钟频率从所述存储器中读取配置码流，以进行...
- 谢元禄杨海钢
- 文献传递
