您的位置： 专家智库 > >

王键

作品数：11 被引量：11H指数：1
供职机构：复旦大学更多>>
发文基金：国家自然科学基金国家高技术研究发展计划更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 10篇专利
  • 1篇期刊文章

领域

  • 1篇电子电信

主题

  • 5篇FPGA
  • 4篇输入输出
  • 3篇寄存器
  • 2篇代价函数
  • 2篇电路
  • 2篇电路模拟
  • 2篇动态功耗
  • 2篇端口
  • 2篇信息模型
  • 2篇用户
  • 2篇优先搜索
  • 2篇设计方法
  • 2篇时钟
  • 2篇时钟周期
  • 2篇输入输出通道
  • 2篇双端口
  • 2篇搜索
  • 2篇配置数据
  • 2篇配置信息
  • 2篇自动化

机构

  • 11篇复旦大学

作者

  • 11篇来金梅
  • 11篇王键
  • 7篇王元
  • 4篇周灏
  • 3篇童家榕
  • 2篇王臻
  • 2篇黄现
  • 2篇王驰
  • 2篇余建德
  • 2篇张昕睿
  • 1篇陈利光
  • 1篇潘光华

传媒

  • 1篇电子学报

年份

  • 2篇2016
  • 2篇2015
  • 1篇2014
  • 2篇2013
  • 2篇2012
  • 1篇2010
  • 1篇2008
共 11 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
带时序约束的FPGA时序驱动布局方法
本发明属于电子技术领域，具体为一种带有时序约束的FPGA时序驱动布局方法。本发明的布局方法中，提出了四类时序约束：时钟周期约束、输入输出延迟约束、特定时序路径约束和线网最大延迟约束。处理四类时序约束延迟的主要思想就是将这...
来金梅李华冈王元王键王臻
文献传递
基于最小环的FPGA布线矩阵的开关盒设计方法
本发明属电子技术领域，具体涉及基于最小环的FPGA布线矩阵的开关盒设计方法。本发明通过确立布线资源图、广度优先搜索、最小环最大化等步骤设计布线矩阵的开关盒结构，使其中的布线资源图的最小环尺寸最大化，使得到的布线矩阵的开关...
来金梅余建德王键王元童家榕
文献传递
自动化测试中扩展输入输出通道的方法
本发明属于自动化测试测量技术领域，具体为一种基于FPGA实现的应用于自动化测试中扩展输入输出通道的方法。本发明在测试平台和待测芯片之间加入FPGA，将测试平台的生成采集通道与待测芯片的输入输出引脚连接到FPGA的输入输出...
来金梅黄现王元王键周灏
文献传递
一种FPGA内嵌独立双端口BRAM IP硬核
本发明属于FPGA技术领域，具体为一种FPGA内嵌独立双端口BRAM IP硬核。本发明通过在模块中引进电路模拟延迟控制模块，动态模拟得到在不同的工艺角、工作温度以及电压下的电路信号的传输延迟并将其反馈给脉冲产生模块进行控...
来金梅张昕睿王键
文献传递
一种FPGA芯片配置信息模型的层次化构建方法
本发明属于电子技术领域，具体为一种FPGA芯片配置信息模型的层次化构建方法。具体包括：(一)层次化划分SRAM地址，是将整块FPGA的SRAM阵列按地址等级从上往下分别划分为：TOP,AREA,BLOCK,TILE,FR...
来金梅王驰王键周灏
文献传递
带时序约束的FPGA时序驱动布局方法
本发明属于电子技术领域，具体为一种带有时序约束的FPGA时序驱动布局方法。本发明的布局方法中，提出了四类时序约束：时钟周期约束、输入输出延迟约束、特定时序路径约束和线网最大延迟约束。处理四类时序约束延迟的主要思想就是将这...
来金梅李华冈王元王键王臻
文献传递
一种FPGA内嵌独立双端口BRAM IP硬核
本发明属于FPGA技术领域，具体为一种FPGA内嵌独立双端口BRAM IP硬核。本发明通过在模块中引进电路模拟延迟控制模块，动态模拟得到在不同的工艺角、工作温度以及电压下的电路信号的传输延迟并将其反馈给脉冲产生模块进行控...
来金梅张昕睿王键
文献传递
基于最小环的FPGA布线矩阵的开关盒设计方法
本发明属电子技术领域，具体涉及基于最小环的FPGA布线矩阵的开关盒设计方法。本发明通过确立布线资源图、广度优先搜索、最小环最大化等步骤设计布线矩阵的开关盒结构，使其中的布线资源图的最小环尺寸最大化，使得到的布线矩阵的开关...
来金梅余建德王键王元童家榕
文献传递
一种FPGA芯片配置信息模型的层出化构建方法
本发明属于电子技术领域，具体为一种FPGA芯片配置信息模型的层次化构建方法。具体包括：(一)层次化划分SRAM地址，是将整块FPGA的SRAM阵列按地址等级从上往下分别划分为：TOP,AREA,BLOCK,TILE,FR...
来金梅王驰王键周灏
文献传递
FPGA可编程逻辑单元时序功能的设计实现被引量：11
2008年
本文主要研究高性能FPGA可编程逻辑单元中分布式RAM和移位寄存器两种时序功能的设计实现方法.运用静态Latch实现分布式RAM的写入同步,以降低对时序控制电路的要求;为克服电荷共享问题,提出通过隔断存储单元之间通路的方法实现移位寄存器.以含两个四输入LUT(Look Up Table)的多功能可编程逻辑单元为例,详细说明电路的设计思路以及实现方法.研究表明,本文提出的方法可以简化对时序控制电路的设计要求,克服电荷共享问题,减少芯片面积.
潘光华来金梅陈利光王元王键童家榕
关键词：移位寄存器
全选 清除 导出
共2页<12>
聚类工具0