刘世培
- 作品数：3 被引量：2H指数：1
- 供职机构：武汉大学物理科学与技术学院更多>>
- 发文基金：武汉市科技攻关计划项目国家自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一种基于FPGA的稀疏矩阵高效乘法器被引量：1
- 2013年
- 基于稀疏矩阵的特点,提出了一种面向单精度浮点数的稀疏矩阵乘法硬件并行结构。该结构克服了通用矩阵乘法器在计算稀疏矩阵乘法过程中零值元素参与计算导致的运算效率较低和资源占用率较高的缺点。同时,设计的PE结构独立于运算对象,具有良好的扩展性。与其他学者的典型工作相比,该设计存储资源需求最低。实际测试结果表明,6维稀疏矩阵实例的计算性能达到107.73MFLOPS。
- 刘世培江先阳肖鹏汪波邓业东
- 关键词：矩阵乘法
- 基于FPGA的高速双精度浮点乘法器设计
- 2012年
- 设计了一种基于FPGA的高速双精度浮点乘法器.采用了基4Booth算法产生部分积,然后用优化的Wal-lace树阵列结构完成对部分积的累加得到伪和和伪进位,进而对伪和和伪进位采用了部分和并行相加得到最后尾数结果.采用了优化的5级流水线结构的设计在Cyclone Ⅱ EP2C35F672C6器件上经过综合后运行频率可达123.32MHz.在同等优化下,相比于Altera IP核在调用DSP乘法资源情况下运行速度提高大约11%,相比于不调用DSP乘法资源情况下运行速度提高大约67%.
- 肖鹏江先阳王高峰汪波刘世培
- 关键词：浮点乘法器WALLACE树
- ROHC协议中CRC计算的硬件实现被引量：1
- 2011年
- ROHC协议是IETF专门针对无线链路的特点而设计的包头压缩规范,CRC码的产生、校验和更新是其中重要的组成部分。在分析CRC快速准确并行算法的基础上,针对ROHC中具体应用要求,给出其CRC计算的硬件并行实现设计方案,并用Verilog HDL语言编写代码进行了仿真和验证,结果表明此方案具有很好的实用性和灵活性。
- 翁维刘世培
- 关键词：循环冗余校验码矩阵法现场可编程门阵列
