公共文化服务平台

共 1 条记录，以下是 1-1

全选清除导出

排序方式：

高速低抖动时钟稳定电路设计被引量：15: 2011年; 基于0．18μmCMOSMixedSignal工艺，设计实现了用于高速ADC的低抖动时钟稳定电路。在传统延迟锁相环结构（DLL）时钟电路研究基础上进行改进：设计基于Rs锁存器的新型鉴相器，消除传统鉴相器相位误差积累效应；采用连续时间积分器取代电荷泵进行时钟占空比检测，减小由于电荷泵充放电电流不一致而导致的误差。芯片面积为0．339mm×0．314mm，后仿真结果表明，在20～150MHz宽采样频率范围内，实现10％～90％占空比的输入时钟自动调整至（50±0．15）％，且锁定时间小于100ns，抖动为0．00127ps@150MHz，满足高速高精度ADC时钟性能要求。; 陈红梅邓红辉张明文陶阳尹勇生; 关键词：高速模数转换器延迟锁相环时钟抖动

全选清除导出

共1页<1>

张明文